本文へスキップ

先進的IPコア開発のエキスパート


セキュリティIPコアSecurity & Search IPs

デザイン・ゲートウェイは超高速ストレージ&ネットワークIPコアとの親和性が高い、セキュリティIPコアおよび検索IPコアを提供します。超高速データ転送に信頼性の高いセキュリティ機能を実装することで、さらに付加価値の高いアプリケーション開発が可能になります。
ミッション
クリティカル
アプリケーション向け
ストレージ・
アプリケーション向け
暗号&認証処理
ネットワーク・
アプリケーション向け
暗号&認証処理
超高スループット 51.2Gbps 暗号化IP 超高スループット
セキュリティIP
超高速200M SPS
&低遅延検索IP
TLS IPTLS1.3 IP AES256XTS IPAES256-XTS IP AES256GCM IPAES256-GCM IP AES256 IPAES256/128 IP SHA256 IPSHA256 IP tCAM IPtCAM IP

紹介ビデオ


セキュリティ IP 紹介・アプリ例
1分でわかる ブログ記事を読む

セキュリティIP コア 共通コンセプト & 特長

  • CPU および 外部メモリ不要
  • 省リソース・コンパクト
  • シンプル・インターフェースで容易
  • 超高速・超低遅延
  • ロイヤリティ・フリーのライセンス形態
  • ユーザー・ロジックに容易に組み込み可能な評価版提供(予定)
  • 柔軟なカスタマイズ対応 お問い合わせ下さい

総合カタログ

Xilinx版 (Rev2023Q4JX) | Intel®版 (Rev2023Q4JA)

最新技術情報

技術&営業資料 アップデート情報

セキュリティIPコアシリーズ デザインガイド



高度なTLS1.3 セキュリティをCPUレスで実現 [TLS1.3 IP]

TLS1.3 IP (Transport Layer Security IP)は、CPUおよび外部メモリ不要の、高性能TLS v1.3プロトコル・エンジンです。1G/10G/25G/100G各ネットワーク上での高度で安全なデータ伝送のため最速のギガビット・イーサネット・スループットを提供します。TLSによるセキュアな転送により、データを潜在的なセキュリティ侵害から保護し、特に産業用IoT&自動化、航空宇宙関連のアプリケーションにおいて最適なソリューションです。

TLS 1.3 IPコアデモでは、ネットワーク上のクライアントとサーバー間の安全な接続を確保するための暗号化プロトコルを実装し、純ハードウェア・ロジックによる標準的なウェブサーバーとの非常に高いスループットのHTTPSのアップロードとダウンロードの実機評価が可能です。

YouTube ビデオ


TLS1.3 IPコア デモ
(1G Client)

特 長

  • CPU不要、完全ハードウェア・ロジック
  • 鍵交換 : X25519
  • 鍵導出関数 : SHA384, HKDF
  • 暗号化/復号化 : AES256GCM
  • 自己署名証明書 : RSA2048
  • 対応ネットワーク速度 1G, 10G, 25G, 100G (リリース予定)

技術資料

IPコア 資料 Altera AMD Xilinx
TLS 1.3 Server
10G IP
データシート お問い合わせ下さい Rev1.00
リファレンス・デザイン ドキュメント Rev1.00
デモ手順書 Rev1.00
無償評価デモファイル ZCU102
TLS 1.3 Client
10G IP
データシート お問い合わせ下さい Rev1.02
リファレンス・デザイン ドキュメント Rev1.02
デモ手順書 Rev1.02
無償評価デモファイル ZCU106

TLS 1.3 Client
1G IP
データシート
リファレンス・デザイン ドキュメント
デモ手順書 Rev1.01
無償評価デモファイル AC701

ストレージ・アプリケーション向け セキュリティIP [AES256-XTS IP]

超高スループット・低レイテンシーで、セキュアな暗号&認証処理を実現

AES256-XTS IP は、XEX Tweakable Block Cipher with Ciphertext Stealing (XTS) を使用した、高度な暗号化規格 (AES) を実装します。ストレージ・デバイス上の機密性の高いデータを保護する必要のあるアプリケーションに最適です。

YouTube ビデオ


AES256-XTS IP 紹介&デモ動画

特 長

  • AES-XTSモード対応
  • 256ビット・キーサイズ対応
  • 入力データ幅128ビット
  • Ciphertext Stealing対応
  • ピーク・スループット・レート 128 Mbits/MHz
  • 高スループット 最大 51.2 Gbps @400MHz

技術資料

資料 Altera AMD Xilinx
データシート Rev1.01 Rev1.01
リファレンス・デザイン ドキュメント Rev1.00 Rev1.00
デザインガイド Rev1.00 Rev1.00
デモ手順書 Rev1.00 Rev1.00
無償評価デモファイル
* パスワード依頼
Agilex™ F-series
Arria® 10 SX
ZCU106

AES256-XTS-STG IP は、XEX(XOR Encrypt XOR)可変ブロック暗号を伴う高度な暗号化規格(AES)を実装し、NVMeやSATAストレージ・デバイス上の機密性の高いデータを保護する必要のあるアプリケーションに最適です。NVMe PCIe Gen4 に最適な「2X」、およびGen5に対応した「4X」をラインナップしております。

特 長

  • AES-XTSモード対応
  • 256ビット・キーサイズ対応
  • 入力データ幅128ビット
  • 512バイトごとに自動インクリメント対応
    • ブロックサイズはカスタマイズ対応可能

YouTube ビデオ


AES256-XTS-STG IP 紹介&デモ動画

  • ピーク・スループット・レート
    • XTS-STG : 128 Mbits/MHz
    • XTS-STG-2X : 256 Mbits/MHz
    • XTS-STG-4X : 512 Mbits/MHz
  • 高スループット
    • XTS-STG : 35.2 Gbps @275MHz
    • XTS-STG-2X : 85.3 Gbps @333MHz
    • XTS-STG-4X : 204.8 Gbps @400MHz

技術資料

資料 Altera AMD Xilinx
AES256-XTS-STG IPデータシート Rev1.00 Rev1.00
AES256-XTS-STG IP
リファレンス・デザイン ドキュメント
Rev1.00 Rev1.00
AES256-XTS-STG IP with NVMe-IP
リファレンス・デザイン ドキュメント
Rev1.01 Rev1.01
デモ手順書 Rev1.00 Rev1.00
無償評価デモファイル * パスワード依頼
AES256-XTS-STG IP (NVMe Gen3 対応) Arria® 10 SX
AES256-XTS-STG-2X IP (NVMe Gen4 対応) VCK190
AES256-XTS-STG-4X IP (NVMe Gen5 対応) Agilex™ I-series

ネットワーク・アプリケーション向け セキュリティIP [AES256-GCM IP]

超高スループット・低レイテンシーで、セキュアな暗号&認証処理を実現

AES256-GCM IP コアは、ガロア/カウンター・モード(GCM)をサポートし、256ビット・キー AES暗号処理を実装します。本IPコアは、デザイン・ゲートウェイが提供する、超低遅延TOE10G IP コアと組み合わせて、高性能、低遅延および安全なネットワーク通信を要求するアプリケーションに最適です。

YouTube ビデオ


AES256-GCM100G IP
紹介&デモ動画

特 長

  • ガロア/カウンター・モード(GCM)対応
  • 256ビット・キーサイズ、 96-bit iv サイズ対応
  • Support zero-length AAD or data input.
  • ピーク・スループット・レート 512 Mbits/MHz (AES256-GCM-100G IP)
  • 高スループット
    • AES256-GCM-100G IP 最大 138.24 Gbps @270MHz
    • AES256-GCM-10G25G IP 最大 28.16 Gbps @220MHz
    • AES256-GCM-1G IP 最大 3.2 Gbps @350MHz

技術資料

IPコア 資料 Altera AMD Xilinx
AES256-GCM
100G IP
データシート Rev1.00 Rev1.00
リファレンス・デザイン ドキュメント Rev1.00 Rev1.00
デモ手順書 Rev1.00 Rev1.01
無償評価デモファイル
* パスワード依頼
Agilex™ F-series
Arria® 10 SX
ZCU106
KCU116

AES256-GCM
10G25G IP
データシート Rev1.03 Rev1.04
リファレンス・デザイン ドキュメント Rev1.03 Rev1.03
デモ手順書 Rev1.03 Rev1.04
無償評価デモファイル
* パスワード依頼
Agilex™ F-series
Arria® 10 SX
ZCU106

AES256-GCM
1G IP
データシート Rev1.00
リファレンス・デザイン ドキュメント Rev1.00
デモ手順書 Rev1.00
無償評価デモファイル
* パスワード依頼
ZCU106

AES-IP共通 デザインガイド Rev1.00

超高スループット 暗号化IP [AES-256SS IP | AES-256 IP | AES-128 IP]

  

AES-256SS IPは、超高速スループット・超低レイテンシーに特化しており、1クロック・サイクルごとに128ビット・データブロックを計算し、 400MHzで51.2Gbps(1MHzクロックあたり128Mbps)のスループットを提供します。



AES-128 IPは、FIPS-197に準拠し、暗号化と復号化の両方でECBモードをサポートするように設計されています。 AES128-IPは、わずか11クロック・サイクルで128ビット・データブロックを計算し、 500MHzで5.8Gbps(1MHzクロックあたり11.6Mbps)のスループットを提供します。

AES-IPシリーズは、デザイン・ゲートウェイのストレージIPまたネットワークIPとの親和性が高く、超高速データ転送に信頼性の高いセキュリティ機能を実装することで、さらに付加価値の高いアプリケーション開発が可能になります。

特 長

YouTube ビデオ

  • AES ECB モード対応
  • 鍵長
    • AES-128 IP: 128 ビット
    • AES-256 IP: 256 ビット
  • 高スループット
    • AES-256SS IP: 51.2 Gbps @400MHz, 128 Mbits/MHz
    • AES-128 IP: 5.8 Gbps @500MHz, 11.6 Mbits/MHz
    • AES-256 IP: 4.26 Gbps @500MHz, 8.53 Mbits/MHz
  • 低レイテンシー
    • AES-256SS IP: 128ビット データブロックの計算を常に 15 クロックで実行
    • AES-128 IP: 128ビット データブロックの計算を常に 11 クロックで実行
    • AES-256 IP: 128ビット データブロックの計算を常に 15 クロックで実行

AES-128 IP 紹介動画

1分でわかる ブログ記事を読む

技術資料

IPコア 資料 Altera AMD Xilinx

AES-256SS IP
データシート Rev1.03 Rev1.04
リファレンス・デザイン ドキュメント Rev1.02 Rev1.02
無償評価デモ 手順書 Rev1.02 Rev1.02
無償評価デモファイル
* パスワード依頼
Agilex™ F-series
Arria® 10 SX
ZCU106

AES-256 IP
データシート Rev1.03 Rev1.04
リファレンス・デザイン ドキュメント Rev1.03 Rev1.02
無償評価デモ 手順書 Rev1.03 Rev1.02
無償評価デモファイル
* パスワード依頼
Agilex™ F-series
Arria® 10 SX
ZCU106

AES-128 IP
データシート Rev1.03 Rev1.03
リファレンス・デザイン ドキュメント Rev1.03 Rev1.03
無償評価デモ 手順書 Rev1.02 Rev1.02
無償評価デモファイル
* パスワード依頼
Agilex™ F-series
Arria® 10 SX
ZCU106

AES-IP共通 デザインガイド Rev1.00

超高スループット セキュリティIP [SHA-256 IP]

SHA-256 IP は、FIPS 180-4 準拠の セキュア・ハッシュ・アルゴリズム SHA-256 を搭載したIPコアです。本IPコアは、わずか65クロックの超低レンテンシで512ビットのデータ・ブロックを処理し、300MHz動作周波数で 2.362Gbps のスループットを実現します。*暫定値

デザイン・ゲートウェイのストレージIPまたネットワークIPとの親和性が高いため、超高速データ転送に信頼性の高いセキュリティ機能を実装することで、さらに付加価値の高いアプリケーション開発が可能になります。

SHA-256 について

SHA-256は、安全なパスワード・ハッシュ、デジタル署名、SSL / TLS証明書、ビットコイン暗号通貨などのさまざまなアプリケーションで使用されており、最も安全で実質的に解読不可能なハッシュ関数の1つです。

特 長

YouTube ビデオ

  • SHA 256 ビット規格に対応
  • 入力データ長最大 261-1 バイト (264-8 ビット)
  • 超高スループット 65クロックで512ビット データ処理
  • ハッシュ速度最大 2.362 Gbps @ 300MHz *暫定値
  • シンプルなユーザーインターフェース
  • コンパクトで省リソース

SHA-256 IP 紹介動画

技術資料

資料 Altera AMD Xilinx
データシート Rev1.00 Xilinx版については
お問い合わせ下さい
デモ手順書 Rev1.00
無償評価デモファイル Arria 10 SX
無償評価デモファイルのダウンロードには、こちらからパスワード依頼


超高速・低遅延検索IP [tCAM IP]

  
tCAM-IP は超低レイテンシを実現した、高パフォーマンスで柔軟性の高いtCAM(3値連想メモリIPコア)です。tCAM-IP は、わずか7クロックの超低レンテンシで、200 MSPS の超高速連続検索を実行し、40G/100Gイーサネット上では毎秒200,000,000パケットのマッチング/フィルタリングパフォーマンスを実現します。本IPコアは、ネットワークパケットフィルタリング/転送、インテリジェントスイッチ/ルーター、ディープ・パケット・インスペクション(DPI)などの、ネットワークセキュリティアプリケーションに最適です。デザイン・ゲートウェイ製TOE-IPを使用したリファレンス・デザインおよび無償デモファイルを提供致します(お問い合わせ下さい)。
Altera AMD Xilinx
Intel版 tCAM-IPページへ Xilinx版 tCAM-IPページへ

YouTube ビデオ


tCAM-IP 紹介動画

tCAM-IP パフォーマンスデモ (Arria 10 SX)

tCAM-IP パフォーマンスデモ (KCU116)

1分でわかる
ブログ記事を読む


Alliance Partner





株式会社デザイン・ゲートウェイ

本社:
東京都小金井市中町3-23-17
R&D:
89/13 Amornpan 205 Tower1, 11th floor, Ratchadapisek7 (Nathong) Alley, Ratchadapisek Road, Din Daeng, Bangkok, 10400 THAILAND