デザイン・ゲートウェイ Hot!ニュース 2017年12月号

[ TOE1G/10G IP コア ] 通信・放送・オートモーティブの「オールIP化」を加速!!
10GbE TCPオフローディングエンジンIPコア (TOE1G/10G-IP) は、従来高価なハイエンドCPUを必要とされた複雑なTCP送受信処理を、CPUレスの純ハードロジックのみで実装可能とした画期的なソリューションです。 リファレンスデザインをコア製品に標準添付しており、製品開発の短縮に役立てることができます。 また、Xilinx, Intel各種評価ボード用デモファイルを準備しておりますので、購入前に本コアを実機で評価・お試し頂けます。
Xilinx版 詳しくはこちら (TOE10G-IP)	Intel版 詳しくはこちら (TOE10G-IP)
Xilinx KC705 デモを視聴	Intel Arria 10 SX SoC デモを視聴

TOE10G IP コアの利点 半二重通信/全二重通信の両転送モードに対応 Tx/Rxのみの高速送受信(1200MB/sec超)に加え、双方向の高速同時送受信が可能です。同時送受信でも960MB/sec超のパフォーマンスを維持します。 *TOE10G-IP 豊富な送信機能 送信パケットの自動生成 起動時ARP送信で通信相手側MACアドレスを獲得 ポートのオープン/クローズともPassive/Activeに両対応 タイムアウトや重複ACK受信での自動再送機能 受信ACKからのウインドウ・サイズ検出によるフロー制御 PSHフラグつきパケット送信で処理加速の指定が可能 充実の受信機能 通信相手からのパケットのみを選別するパケット・フィルタリング ARP受信時の自動ACK返送 受信パケットのエラー検出による重複ACKの自動送信 受信パケットのシーケンス番号を評価してのデータ並び替え 受信バッファの常時モニタでWindowUpdateパケット自動発行 確実で短期間の製品開発が可能!! リファレンスデザインが標準添付しており、製品開発期間の短縮、コスト削減が可能です。また、各種FPGA評価ボード用デモファイルを準備しておりますので、購入前に本コアを実機で評価・お試し頂けます。 Xilinx版 TOE10G IP プレゼンテーション Intel版 TOE10G IP プレゼンテーション

1Gbit TOE IPコア「TOE1G IP」もラインナップ TCP/IPを完全ハードロジック化「TOE1G IP」 TCP/IPプロトコルの1GbE送受信対応 全二重通信(Full Duplex)対応 マルチセッションにも対応 実機で購入前に評価可能 リファレンスデザインが標準添付 Xilinx版 TOE1G IP プレゼンテーション Intel版 TOE1G IP プレゼンテーション ニュース NVMe IPコアが Xilinx Zynq Ultrascale+ PCIe Gen3 に対応! NVMe IPコアが、Xilinx Zynq Ultrascale+ MPSoC でPCIe Gen3に対応しました。本デモをZCU106ボード上で購入前に評価することが可能です。NVMe IP コアについて、詳しくはこちら SATA-IPコアが Alaric Instant-DevKit に対応! ハイエンドFPGA搭載ハイスピードボード設計製造で定評のある、ReFLEX CES社の Alaric Instant-DevKit 用SATA-IPコア リファレンス・デザインをリリースしました。本ボードでSATA+HOST IPコアデモ、SATA+HOST+4chRAID0デモが可能です。 詳しくは、SATA-IP Intelページ ReFLEX CES 社について / Alaric Instant-DevKit について 技術資料アップデート情報 TOE10G-IP Xilinx マルチセッション リファレンスデザインドキュメント Rev1.0J - New マルチセッション デモ手順書 Rev1.0J - New NVMe-IP Xilinx データシート Rev2.1J - Updated デモ手順書 Rev2.2J - Updated NVMe IP 用 FAT32 IP データシート Rev1.0 - New (英語版) NVMe IP 用 FAT32 IP リファレンスデザインドキュメント Rev1.0 - New (英語版) NVMe IP 用 FAT32 IP デモ手順書 Rev1.0 - New (英語版) Intel NVMe IP 用 FAT32 IP データシート Rev1.0 - New (英語版) NVMe IP 用 FAT32 IP リファレンスデザインドキュメント Rev1.0 - New (英語版) NVMe IP 用 FAT32 IP デモ手順書 Rev1.0 - New (英語版) UDP10G-IP Xilinx データシート Rev1.0J - New リファレンスデザインドキュメント Rev1.1J - New デモ手順書 Rev1.0J - New Intel データシート Rev1.0J - New リファレンスデザインドキュメント Rev1.1J - New デモ手順書 Rev1.1J - New 展示会情報 SEMICON JAPAN 2017 日 時：2017年12月13日(水)～15日(金) 会 場：東京ビッグサイト 詳しくはこちら 国際画像機器展2017 日 時：2017年12月6日(水)～8日(金) 会 場：パシフィコ横浜 詳しくはこちら 2017 International Printed Circuit & APEX South China Fair 日 時：2017年12月6日(水)～8日(金) 会 場：Shenzhen Convention & Exhibition Center, China 詳しくはこちら 個人情報保護について 「デザイン・ゲートウェイ Hot!ニュース」は、弊社展示会・セミナーにご来場頂いた御客様、弊社営業と名刺交換をさせて頂いたお客様、WEBより御連絡頂いた御客様にお送りしております。　弊社は個人情報保護の重要性を認識し、個人情報の保護に努めます。第三者への譲渡は一切ございません。 配信停止/アドレスの変更/新規登録 今後、送信を希望されない場合、または、配信先をご変更される場合は ご面倒をお掛け致しますが こちらのページにてお手続きください。 https://dgway.com/mailmaga.html 発行者 株式会社デザイン・ゲートウェイ https://dgway.com/ Mail：info@dgway.com | 会社概要| お問い合わせ| (c) 2016 Design Gateway Co., Ltd.