先進的IPコア開発のエキスパート

25GbE TCPオフローディングエンジンIPコア (TOE25G-IP) は、従来高価なハイエンドCPUを必要とされた複雑なTCP送受信処理を、CPUレスの純ハードロジックのみで実装可能とした画期的なソリューションです。 Xilinx社のFPGAに対応したリファレンスデザインをコア製品に標準添付しており、製品開発の短縮に役立てることができます。
また、Xilinx社製Ultrascale+デバイス用デモファイルを準備しておりますので、購入前に本コアを実機で評価・お試し頂けます。

特長

• TCP 10/25GBASE-R 対応のTCP/IPオフロード・エンジン・コア
• 純ハードワイヤードのTCP/IPプロトコル・スタック
• 単一セッション接続 (複数コアをインプリメントすることでマルチセッションにも対応)
• Full Duplex(送受信同時)通信をサポート
• サーバおよびクライアントの両モード(パッシブ/アクティブのオープン/クローズ)に対応
• 送信および受信を高速転送処理
• ジャンボフレームに対応(送信時)
• 128ビット単位での送受信パケット・サイズ
• 送信/受信バッファ・サイズを消費リソースとパフォーマンスから最適点に調整可能
• 使いやすいインタフェース(データI/Fは128ビットFIFOタイプ、制御I/Fは32ビットレジスタタイプ)
• 64 ビット AXI4 による 10G/25G EMAC とのインターフェース
• 195.3125 MHz以上のユーザインタフェース用独立クロック対応
• 10GbEMAC / PCS により、10GbE にも対応
• DG 10G25G EMAC-IP 使用で、超低レイテンシを実現
• Xilinx純正の評価ボードで購入前のコア実機評価が可能
• 実機動作するリファレンス・プロジェクトを製品に同梱、コア以外は全てソースコードで提供
• 安心の国内サポート

ブロック図

詳細資料ダウンロード

最新資料アップデート情報はこちらで確認できます。
またDGニュースから通知を受け取ることができます。DGニュースを受け取る

資料	リビジョン
TOE25G-IPコア プレゼンテーション	近日中公開予定
紹介ビデオ

デバイスファミリ別詳細資料 & 無償評価ビットファイル

資料	Ultrascale+ VCU118 / KCU116
TOE25G-IPコア データシート	Rev1.2
リファレンスデザインドキュメント	Rev1.2
デモ手順書	Rev1.1
FPGAボード セットアップドキュメント	Rev1.1
評価デモbitファイル & PC用送受信アプリ ※パスワードが必要です。登録フォームページヘ	VCU118 KCU116
10G25G EMAC-IPコア データシート	Rev1.3