TOE10G-IP & UDP10G-IP が Altera® Agilex™ 5 E-Series に対応!

デザイン・ゲートウェイは、Agilex™ 5 Eシリーズ FPGAに最適化されたTCP/IPオフローディング・エンジンIPコア およびUDPオフローディング・エンジンIPコアを新たにリリースしました。データ通信量とネットワーク需要がますます増加する中、当社のネットワークIPコアシリーズは、CPUのボトルネックを解消し、ハードウェアベースの高速処理によりネットワーク性能を最大限に引き出します。

TCPおよびUDPプロトコル処理を完全にFPGAにオフロードすることで、金融取引、ストレージネットワーク、リアルタイムデータ配信など、低遅延かつ高スループットが求められる用途に最適なネットワークシステムの構築が可能になります。

従来のFPGA と Agilex 5 E-Series の比較

Agilex 5 E-Series x DG製ネットワークIP のメリット

TOE10G-IP または UDP10G-IP を Agilex 5 E-Series FPGA と組み合わせることにより、高速ネットワーク・ソリューションにおいて以下のような大きなメリットが得られます：

• 完全なプロトコル・オフロード：TCP（TOE10G-IP）およびUDP（UDP10G-IP）の処理をすべてハードウェアで実行し、CPU処理が不要になります。
• EMACハードIP対応：Agilex 5内蔵の EMACハードIPを活用することで、FPGAリソースの使用を削減し、EMACソフトIPが不要になります。
• 高速通信対応：最大25GbEに対応し、従来のArria 10ベースの設計に比べて高速なデータ転送を実現します。
• すぐに使用可能なリファレンス・デザイン：Agilex 5開発ボード上で動作確認済みのリファレンス・デザインを提供し、迅速な評価と導入が可能です。

多くのCPUは、アプリケーションロジックと通信プロトコルを同時に処理しようとすると、10Gbpsの高速通信に対応しきれず、スループットのボトルネックに直面します。TCP/IPやUDP/IPスタックがCPUリソースを過剰に消費するため、実際のデータ転送速度は理論上の帯域幅の30%未満にまで低下し、十分なパフォーマンスが得られない状況が発生します。

Agilex 5 E-Series 開発キットでのTOE10G-IP & UDP10G-IP 実機評価デモが可能

マクニカ製Sulfur Agliex 5 FPGA ボードで、TOE10G-IPおよびUDP10G-IPコアの高速ネットワーク・オフロード性能を実機でご確認いただけます。

【ポイント】

• 超低遅延のハードウェアベースTCP/UDP処理
• 最小限のCPU使用率で実現するシームレスな高速イーサネット・データ転送
• Agilex 5に内蔵されたハードIP機能を活用した効率的なリソース利用

Alteraの最新FPGA「Agilex 5」を搭載した Macnica Sulfur 開発キットと デザイン・ゲートウェイの TOE10G-IP および UDP10G-IPを組み合わせることで、CPU負荷と消費電力を大幅に抑えながら、10Gbpsのフル帯域を実現します。

• Sulfur Agilex 5 FPGA ボードでの UDP10G-IP コア 実機パフォーマンス・デモを視聴する

• 200以上の技術動画
• 実機動作のパフォーマンス・デモ
• 字幕を日本語に切り替えてお楽しみ下さい