デザイン・ゲートウェイ Hot!ニュース 2018年11月号

「IPLock」は、信頼性の極めて高いAES暗号技術を採用したFPGAロジックセキュリティ・システムです。IPLockロジックをユーザロジックに組込み、SOIC-8サイズのセキュリティチップをユーザボードに搭載するだけで、FPGA内のIP資産を不法な複製からプロテクトします。IPLockについて詳しくはこちら IPLock 製品紹介ビデオを視聴

ユーザ基板に簡単な回路+パターンを追加するだけで、必要に応じプロテクト機能の追加が可能 セキュリティ導入は簡単!! 手順１：基板のパターン回路設計時に、IPLockパターンを追加しておく 手順２：FPGA設計データに不正コピー防止のセキュリティをかけたい！→IPLockを購入 Mouserで購入可能 手順３：IPLockロジックをユーザ回路に付加してコンパイル 手順４：基板にIPLockチップを搭載 手順５：IPコアプロテクト完了！ お客様に安心してFPGA製品の貸出＆ライセンス提供が可能になります!! [プレゼンテーション] IPLock のプロテクト手法・メリットについてもっと詳しく 技術資料アップデート情報 総合カタログ Xilinx NVMe & TOE10G IP ブロシュアー Rev2.4 - (中国語) New NVMe-IP Xilinx NVMe IP PLDA IP対応 データシート Rev1.1 - (英語) Updated NVMe IP PLDA IP対応リファレンスデザインドキュメント Rev1.1 - (英語) Updated NVMe IP PLDA IP対応 デモ手順書 Rev1.1 - (英語) Updated SATA-IP Xilinx SATA IP用 FAT32 IP データシート Rev1.1 - (英語) Updated SATA IP用 FAT32 IP リファレンスデザインドキュメント Rev1.1 - (英語) Updated SATA IP用 FAT32 IP デモ手順書 Rev1.1 - (英語) Updated TOE40G-IP Xilinx データシート Rev1.0J - New TOE1G-IP Xilinx CPUデモ リファレンスデザインドキュメント Rev1.0 - (英語) New CPUデモ デモ手順書 Rev1.0 - (英語) New UDP1G-IP Intel データシート Rev1.2J - Updated 展示会情報 ET & IoT Technology 2018 日 時：2018年11月14日(水)～16日(金) 会 場：パシフィコ横浜 詳しくはこちら 国際航空宇宙展2018東京 日 時：2018年11月28日(水)～30日(金) 会 場：東京ビッグサイト（東京国際展示場） 詳しくはこちら Inter BEE 2018 (第54回) 2018年国際放送機器展 日 時：2018年11月14日(水)～16日(金) 会 場：幕張メッセ 詳しくはこちら 光とレーザーの科学技術フェア2018 日 時：2018年11月13日(火)～15日(木) 会 場：科学技術館（東京・北の丸公園内） 詳しくはこちら SEMICON West 2018 日 時：2018年11月13日(火)～16日(金) 会 場：Messe Munchen 詳しくはこちら セミナー情報 11/13(火)「変化の先へ～データ利活用が生み出す社会・ビジネスと実現に向けた課題～」 詳しくはこちら 個人情報保護について 「デザイン・ゲートウェイ Hot!ニュース」は、弊社展示会・セミナーにご来場頂いた御客様、弊社営業と名刺交換をさせて頂いたお客様、WEBより御連絡頂いた御客様にお送りしております。　弊社は個人情報保護の重要性を認識し、個人情報の保護に努めます。第三者への譲渡は一切ございません。 配信停止/アドレスの変更/新規登録 今後、送信を希望されない場合、または、配信先をご変更される場合は ご面倒をお掛け致しますが こちらのページにてお手続きください。 https://dgway.com/mailmaga.html 発行者 株式会社デザイン・ゲートウェイ https://dgway.com/ Mail：info@dgway.com | 会社概要| お問い合わせ| (c) 2018 Design Gateway Co., Ltd.