IP Lockは信頼性の極めて高いAES暗号技術を採用したFPGAロジックセキュリティ・システムです。IP LockをFPGAに組込み、暗号処理コントローラチップと接続するだけで、FPGA内のIP資産を不法な複製からプロテクトします。
データシート・各種資料 | IPLock デモ・ビデオをYouTubeで視聴 | 1分でわかるIPLockかんたん紹介
「ラボラトリーズパック」には出荷時にユーザ専用のIDが暗号処理チップにあらかじめ書き込まれております。このIDはお客様を含め誰も書き換えることはできません。
IP Lockライタ(IPL-003WR)
ブランク暗号処理チップ(IPL-CHP)![]() |
Virtex-7との接続の場合の注意 (IPL-CHP使用の場合) DC0/DD0ピンはHR I/Oバンクに接続し、I/O電圧を 2.5Vあるいは3.3Vに設定して下さい。 HR I/OバンクでI/O電圧を2.5V以上に設定できない場合、あるいはDC0/DD0ピンを HP I/Oバンクと接続する場合は、IPL-CHP1.8V をご使用ください。 |
| 資料 (Document) | ファイル名 (日本語) | File Name (English) |
| Sales Leaflet 販売向けリーフレット |
IPL-LF-V1.2J.pdf | IPL-LF-V1.2E.pdf |
| 展示会用パネル | IPLock-panel.pdf | |
| IPL-010L/030L Users Manual IP Lockラボラトリーズパック 取扱い説明書 |
IPL-MAN-V1.7J.pdf | IPLSTD_UserManual1_7_E.pdf |
| IPL-003WR Users Manual IP Lockライタセット 取扱い説明書 |
IPL-WR-MAN-V2.2J.pdf | IPLWR_UserManual1_8_E.pdf |
| IP Lock Presentation IP Lockプレゼンテーション資料 |
IPL-PR-J.pdf | IPL-PR-E.pdf |
| How to transfer design with IPLock from ISE to Vivado IPLockデザインのISEからVivadoへの移行方法 |
IPLock_ISE_Vivado_J.pdf | IPLock_ISE_Vivado_E.pdf |
| IP Lock Support Devices List IP Lock対応デバイスリスト |
IPL-LIST.pdf for IPL-CHP
IPL-LIST-1.8V.pdf for IPL-CHP1.8V |
|
![]() |
![]() |
|
| IPLockライタセット ソフトウェア (zip圧縮 約37MB) |
Windows10に対応 ソフトウェア更新手順は、圧縮ファイル内の「Readme.txt」を御覧ください。 |
| 型番 | 説明 |
| IPL-010L | IP Lockラボラトリーズパック ID書込済暗号処理チップ(IPL-CHP)10個パック |
| IPL-030L | IP Lockラボラトリーズパック ID書込済暗号処理チップ(IPL-CHP)30個パック |
| IPL-003WR | IP Lockライタセット ブランク暗号処理チップ(IPL-CHP)が3個付属 |
| IPL-CHP | ブランク暗号処理チップ ※100個単位 |
| IPL-CHP1.8V | ブランク暗号処理チップ, 1.8V対応 ※100個単位 |

