デザイン・ゲートウェイ Hot!ニュース


	デザイン・ゲートウェイ Hot!ニュース 2018年7月号

「IPLock」は、信頼性の極めて高いAES暗号技術を採用したFPGAロジックセキュリティ・システムです。IPLockロジックをユーザロジックに組込み、SOIC-8サイズのセキュリティチップをユーザボードに搭載するだけで、FPGA内のIP資産を不法な複製からプロテクトします。IPLockについて詳しくはこちら

IPLock 製品紹介ビデオを視聴

ユーザ基板に簡単な回路+パターンを追加するだけで、必要に応じプロテクト機能の追加が可能

	セキュリティ導入は簡単!!
	手順１：基板のパターン回路設計時に、IPLockパターンを追加しておく手順２：FPGA設計データに不正コピー防止のセキュリティをかけたい！→IPLockを購入 Mouserで購入可能手順３：IPLockロジックをユーザ回路に付加してコンパイル手順４：基板にIPLockチップを搭載手順５：IPコアプロテクト完了！
お客様に安心してFPGA製品の貸出＆ライセンス提供が可能になります!!
[プレゼンテーション] IPLock のプロテクト手法・メリットについてもっと詳しく

ニュース

Intel FPGA YouTube channel に、NVMe-IP, TOE10G-IPの評価デモビデオ公開

デザイン・ゲートウェイのNVMe IP コアおよびTOE10G IP コアは、Intel Arria 10 SX デバイスと組み合わせることで最高のパフォーマンスを発揮します。また、Arria 10 SX ボード上で実機動作するリファレンス・デザインを提供しておりますので、短期間の開発に役立ちます。IPコアの紹介およびパフォーマンスデモの様子が、Intel FPGA YouTube channel で公開されています。