デザイン・ゲートウェイ Hot!ニュース 2019年8月号

[ DG ネットワーク・IPコア ] 超超低遅延 ループバックデモ: 1ミリ秒で8バイトデータが1883回 ループバック可能!!
TOE/UDP-IPコアシリーズは、CPUレスの純ハードロジックのみで超高速ネットワークの構築を可能にする画期的なソリューションです。専用に最適化された 「DG EMAC IPコア」と組み合わせることにより、超超遅延＆超高速ネットワークを実現します。
TOE40G-IP	TOE10G-IP	UDP10G-IP
Xilinx版 TOE40G-IPコアについて Intel版 TOE40G-IPコアについて	Xilinx版 TOE10G-IPコアについて Intel版 TOE10G-IPコアについて * 超超低遅延 DG EMAC IP 対応	Xilinx版 UDP10G-IPコアについて Intel版 UDP10G-IPコアについて * 超超低遅延 DG EMAC IP 対応

DG ネットワーク・IPコア 最新トピック 超超遅延、1ミリ秒で1883回ループバック達成 専用の「DG EMAC IPコア」と組み合わせた場合、UDP10G-IPコアのループバック・デモで、驚異の超低レイテンシ結果を測定しました。 [評価結果] 8バイトデータ 100万回ループバック送受信にかかる時間＝531ミリ秒 ※データ部送信時間およびPHYレイテンシも含みます。 UDP10G-IP + DG EMAC IP ループバック・パフォーマンス デモファイルを、近日中に公開予定です。 UDP10G-IP + DG EMAC IP ループバックデモ リファレンス・デザインドキュメント(Intel版)はこちら TOE40G-IP が、Intel PAC に対応!! TOE40G-IPコアが、Intel Programmable Acceleration Card (PAC)に対応しました。YouTubeにパフォーマンス評価デモを公開しております。 YouTubeでデモを視聴する TOE40G-IPコア(Intel版)について、詳しくはこちら

技術資料アップデート情報 UDP10G-IP / DG EMAC-IP Intel UDP10G IP loopback リファレンスデザインドキュメント Rev1.0 - New (英語版) TOE10G-IP Intel データシート Rev1.2J - Updated 展示会情報 NEPCON ASIA 2019 日 時：2019年8月28日(水)～30日(金) 会 場：Shenzhen Convention and Exhibition Center, China 詳しくはこちら 2019 SET EXPO 日 時：2019年8月26日(月)～29日(木) 会 場：Expo Center Norte Red Pavilion and Convention Center, Sao Paulo Brazil 詳しくはこちら 個人情報保護について 「デザイン・ゲートウェイ Hot!ニュース」は、弊社展示会・セミナーにご来場頂いた御客様、弊社営業と名刺交換をさせて頂いたお客様、WEBより御連絡頂いた御客様にお送りしております。　弊社は個人情報保護の重要性を認識し、個人情報の保護に努めます。第三者への譲渡は一切ございません。 配信停止/アドレスの変更/新規登録 今後、送信を希望されない場合、または、配信先をご変更される場合は ご面倒をお掛け致しますが こちらのページにてお手続きください。 https://dgway.com/mailmaga.html 発行者 株式会社デザイン・ゲートウェイ https://dgway.com/ Mail：info@dgway.com | 会社概要| お問い合わせ| (c) 2019 Design Gateway Co., Ltd.