ネットワークやセンサーデータのレートが増大する中、多くのデータロガー・システムでは連続記録（サステイン）速度 を安定して維持することが難しくなっています。特にファイルシステム対応が求められる場合、その課題はより顕著です。CPUベースのアーキテクチャはボトルネックになりやすく、結果として以下のような問題につながります。

FPGAベースのリファレンス・アーキテクチャ

デザイン・ゲートウェイが提供するFPGAベースのデータロギング・アーキテクチャでは、時間的に重要なデータ処理をすべてハードウェアロジックで実行します。入力データはCPUに依存することなく、バッファリングから処理、記録までをデータパス上で一貫して完結します。

Ethernetデータロガーシステム

実運用に近い負荷条件を想定し、本システムは100Gイーサネット対応のデータロガーとして実装しています。用途を明確にした構成とすることで、システムの挙動や性能限界、設計上の特長を直感的に理解しやすくしています。同時に、他用途へも展開可能な柔軟なベースアーキテクチャとして活用いただけます。YouTubeデモ動画を見る

DDRバッファリングによる連続記録

高速ロギングにおける課題の一つは、安定した連続書き込みレートを維持することです。本システムでは次の仕組みを採用しています。

このバッファリングにより、ラインレート相当のトラフィック下でもパケットロスのない連続記録が可能になります。

ファイルベースの高速記録（PCAPNG）

単なる生データのダンプではなく、本システムは標準的なファイル形式で直接記録します。

取得データをすぐに解析・デバッグ・検証へ活用できます。

実績あるストレージIPコアを採用

100Gイーサネット対応データロガーは下記のIPコアにより実現しています。

これらのIPを組み合わせることにより、高速記録と容易なデータ取り出しを両立し、「取得→解析」までをスムーズにつなげます。

ソフトウェアによるパケット・フィルタリング

フィルタリング制御のための実際の運用に近いアプリケーションを準備しています。

ロギングや監視など、実際の運用シーンで扱いやすいアプリケーションです。

Agilex 7 FPGAプラットフォームでスケーラブルに展開

Altera Agilex 7 FPGAボード上で実動作するデモを準備、最終システム要件に合わせてハードウェアリソースを調整できます。(AMD版はお問い合わせ下さい)

スケーラビリティ例：

コア・アーキテクチャを変えずに性能をスケールできる点が特長です。

高速データロガーの再利用可能なベースとして

100Gイーサネット・データ・ロガー以外にも、本システムは高速記録とファイルシステム対応が必要な下記の用途のベース・プラットフォームにもなります。

YouTubeデモ動画