
	ウェブで開くデザイン・ゲートウェイ Hot!ニュース 2022年1月号(2)

Fintech向け超低レイテンシーネットワークIPコア
開発期間＆コスト削減に役立つ、リファレンス・デザインを準備

デザイン・ゲートウェイの低遅延ネットワークIPは、超低レイテンシを要求するFintechアプリケーションに対応するために専用に設計されており、超低レイテンシーEMACおよびCPU不要のオフロード・エンジンを提供します。
デザイン・ゲートウェイでは、システム固有の要件に合わせて、超低レイテンシ・ネットワークIPコアとFPGAロジック・カスタマイズ・サービスのトータル・ソリューションを提供致します。

Xilinx版詳しくはこちら	Intel版詳しくはこちら

超低遅延ネットワークIPコア Fintech向けリファレンス・デザイン紹介


超低遅延ネットワークIPコアと Xilinxの Accelerated Algorithmic Trading(AAT) オープンソース・リファレンス・デザインを使用したデモを、Alveo U50/U250カードで無償評価することが可能です。
超高速の金融取引(ATT)・デモ	16セッション・デモ
デザイン・ゲートウェイの超低遅延10GEMAC IPコアを使用した、超高速の金融取引(ATT)デモは、Xilinx AAT標準デザインと比較し 100ns 以上レイテンシを低減します。 AATデモリファレンス・デザインドキュメント AATデモ手順書	マルチキャスト＆マルチセッションに対応する超低遅延UDP10GRx IPコアを使用した、16セッションリファレンス・デザインにより、複数金融市場からの市場データを同時に処理することが可能です。 16セッションリファレンス・デザインドキュメント 16セッションデモ手順書

YouTube最新動画 - ターンキー・アクセラレーター・システム

Fintech向け超低レイテンシーネットワークIPコアは、ターンキー・アクセラレーター・システムですぐに評価・お試し頂けます。
Product Introduction [EP0]	System Setup & Validation [EP1]	DG LL 10G EMAC-IP with Xilinx’s AAT demo [EP2]	GZIP Compression demo [EP3] Gzip demo on Alveo

超低遅延ネットワークIPコア関連ブログ記事

デザイン・ゲートウェイテクノロジーブログ