Breaking Latency Barriers in Stock Trading with AMD AAT and DG Low-Latency IP cores ブログ記事で読む |
The Enhanced AMD's Stock Trading (AAT) demo by integrating DG's Low-Latency IP cores ブログ記事で読む |
|
DG LL 10G EMAC-IP + AMD AAT デモ |
|
DG LL UDP10GRx-IP 16 セッションデモ |
|
DG TOE10GLL-IP 32 セッションデモ |
資料 | Update (Revision) |
プレゼンテーション | 1.1J |
ブロシュアー | Rev2023Q4JX |
IP コア & オプション | データシート | リファレンス・デザインドキュメント | デモ手順書 | FPGA ボードセットアップ | 無償評価デモファイル | |
Accelerated Algorithmic Trading (AAT) デモ |
Rev2.0 | Rev1.1 | U50 U250 |
|
||
|
||||||
LL 10GEMAC-IP | Rev1.03 | Rev1.1 | Rev1.1 | Rev1.0 | ZCU102 | |
Accelerated Algorithmic Trading (AAT) デモ |
Rev1.1 | Rev1.2 | U50 U250 |
|||
|
||||||
LL UDP10GRx-IP | Rev2.0 | Rev1.2 | Rev1.2 | Rev1.1 | ZCU102 KCU116 |
|
16 セッション デモ | Rev1.0 | Rev1.0 | ZCU102 KCU116 |
|||
|
||||||
TOE10GLL-IP | Rev2.0 | Rev1.2 | Rev1.1 | ZCU102 ZCU106 |
||
32 セッション デモ | Rev1.0 | Rev1.0 | ZCU102 ZCU106 |