本文へスキップ

先進的IPコア開発のエキスパート

Fintech向け低遅延ネットワークIPSuper Low Latency IP for Fintech

LL10GEMAC IPLLUDP10G IPLLTOE10G IP資料ダウンロード
Design Gatewayの低遅延ネットワークIPは、高頻度取引(HFT)や高速取引(HST)等の超低レイテンシーを要求するFintechアプリケーションに対応するために専用に設計されています。 またシステム固有の要件に合わせて、低レイテンシー・ネットワークIPコアとFPGAロジックのカスタマイズのトータル・ソリューションを提供致します。 お問い合わせ下さい



Fintech向けアプリケーション例



DGの低遅延IPコアと Xilinxの Accelerated Algorithmic Trading(AAT) オープンソース・リファレンス・デザインを使用したデモを、Alveo U50/U250カードで無償評価することが可能です。

特長

Low Latency 10GEMAC-IP (LL10GEMAC-IP)

  • 10G EMAC と PCS を一体化
  • Xilinx 32ビット PMA と直結
  • 超低レイテンシー、ラウンド・トリップ 65.1 ns (32bit @ 322.265625MHz I/F)
    • TX パス: 18.6 ns
    • RX パス: 21.7 ns
    • PMA: 24.8 ns
  • 最小Txパケットサイズ: 5バイト
  • Xilinx標準コアと比較し、低レイテンシー、省リソース、低価格
  • DG製 超低遅延ネットワークIPに適合
  • Xilinx Alveoカードで、AATデモの無償評価が可能


DG LL 10G EMAC-IP + Xilinx AAT デモ

Low Latency UDP10G Rx/Tx-IP

  • 純ハードワイヤード・ロジックでデザイン
  • CPUリソースやDDR等外部メモリなしで動作
  • マルチキャスト/ユニキャスト対応
  • 4セッションに同時対応 (4セッション以上はカスタマイズ対応可能)
  • IGMPv3規格のJoin/Leaveメッセージ対応
  • PCSと一体化した超低レイテンシー10GbE MACコア(LL10GEMAC-IP)と直結
  • 最小リソース・最小レイテンシに特化したHDL デザイン
  • RX レイテンシー: 37.2 ns (322.265625MHz)
  • 4セッションおよび16セッションデモの無償評価が可能


DG LL UDP10GRx-IP 16 セッションデモ

Low Latency TOE10G-IP

  • 純ハードワイヤード・ロジックでデザイン
  • CPUリソースやDDR等外部メモリなしで動作
  • 1セッション (マルチセッションはカスタマイズ対応可能)
  • PCSと一体化した超低レイテンシの10GbE MACコア(LL10GEMAC-IP)と直結
  • 最小リソース・最小レイテンシに特化したHDL デザイン
  • RX Latency: 46.5 ns (@ 322.265625 MHz)
  • TX Latency: 6.2 ns (@ 322.265625 MHz)
  • 1セッションおよび32セッションデモの無償評価が可能


資料ダウンロード

資料 Update (Revision)
プレゼンテーション 1.1J
ブロシュアー Rev2.7JX
IP コア & オプション データシート リファレンス・デザインドキュメント デモ手順書 FPGA ボードセットアップ 評価デモbitファイル * (パスワード お問い合わせ下さい)
LL 10GEMAC-IP Rev1.1 Rev1.0 Rev1.1 Rev1.0 ZCU102
Accelerated Algorithmic Trading
(AAT) デモ
Rev1.0 Rev1.0 U50 / U250

LL UDP10GRx-IP Rev2.0 Rev1.2 Rev1.2 Rev1.1 ZCU102
KCU116
Accelerated Algorithmic Trading
(AAT) デモ
Rev1.0 Rev1.0 U50 / U250
16 セッション デモ Rev1.0 Rev1.0 ZCU102
KCU116

TOE10GLL-IP Rev2.0 Rev1.2 Rev1.1 ZCU102
ZCU106
32 セッション デモ Rev1.0 Rev1.0 ZCU102
ZCU106

仕様の詳細については お問い合わせ下さい



Alliance Partner



株式会社デザイン・ゲートウェイ

本社:
東京都小金井市中町3-23-17
R&D:
89/13 Amornpan 205 Tower1, 11th floor, Ratchadapisek7 (Nathong) Alley, Ratchadapisek Road, Din Daeng, Bangkok, 10400 THAILAND