本文へスキップ

先進的IPコア開発のエキスパート

|

Fintech向け低遅延ネットワークIPSuper Low Latency IP for Fintech

LL10GEMAC IPLLUDP10G IPLLTOE10G IP資料ダウンロード
Design Gatewayの低遅延ネットワークIPは、高頻度取引(HFT)や高速取引(HST)等の超低レイテンシーを要求するFintechアプリケーションに対応するために専用に設計されています。 またシステム固有の要件に合わせて、低レイテンシー・ネットワークIPコアとFPGAロジックのカスタマイズのトータル・ソリューションを提供致します。 お問い合わせ下さい

Alveo X3カード向け 高頻度取引(HFT)高速化リファレンス・デザイン

AAT Demo

Accelerated Algorithmic Trading (AAT) アクセラレータ&システムは、トレーディング戦略を飛躍的に強化するための先進的なターンキー・ソリューションです。FPGAアクセラレーションと超低遅延IPコア技術を採用し、現代の金融市場が求める厳しい性能要件に対応します。ブローカー、取引所、マーケットデータベンダー、セルサイドベンダー、自己売買トレーダーに向けて、優れた競争力を提供します。

また、超低遅延IPコア(TOE、UDP、EMAC)デモと、HLS(C/C++)サンプルコードを活用したAccelerated Algorithmic Trading (AAT)リファレンス・デザインは、Alveo X3552PVカードに加え、AMDの標準FPGAボード単体でもご利用いただけます。
無償評価デモをダウンロードする

AAT Demo

Accelerated Algorithmic Trading with ITCH/OUCH (AAT-ITCH/OUCH) デモは、10G Ethernet上で動作する高性能トレーディングシステムを実証する最新のリファレンス・デザインです。Alveo X3522PVカード上で、優れたコスト効率と超低レイテンシを実現します。 本デモには、ITCH/OUCH取引プロトコル向けに最適化されたAAT IP Suiteを搭載しており、FPGAハードウェア上での高頻度取引(HFT)アプリケーションに向けて、HLS(C/C++)ベースのトレーディングロジック実装をサポートしています。 詳しくはこちら (FinoLogic ページ)



From Software to FPGA: ITCH/OUCH Trading with AAT IP Suite


ブログ記事で読む



Ultra-Low-Latency FPGA Trading with Nasdaq-Developed ITCH & OUCH


ブログ記事で読む



Accelerated Algorithmic Trading on Alveo X3522PV: The Ultimate HFT Solution


ブログ記事で読む



Breaking Latency Barriers in Stock Trading with AMD AAT and DG Low-Latency IP cores


ブログ記事で読む

The Enhanced AMD's Stock Trading (AAT) demo by integrating DG's Low-Latency IP cores


ブログ記事で読む

Design Gateway × Dynanic: FPGA IP Collaboration for Ultra-Low Latency High-Frequency Trading


ブログ記事で読む

Low Latency 10GEMAC-IP (LL10GEMAC-IP)

  • 10G EMAC と PCS を一体化
  • AMD 32ビット PMA と直結
  • 超低レイテンシー、ラウンド・トリップ 65.1 ns  (32bit @ 322.265625MHz I/F)
    • TX パス: 18.6 ns
    • RX パス: 21.7 ns
    • PMA: 24.8 ns
  • 最小Txパケットサイズ: 5バイト
  • AMD標準コアと比較し、低レイテンシー、省リソース、低価格
  • DG製 超低遅延ネットワークIPに適合
  • AMD Alveoカードで、AATデモの無償評価が可能
  • AMD Adaptive Computing Partner Solutions に掲載
LL10GEMAC-IP

YouTube Video


DG LL 10G EMAC-IP + AAT QDMA デモ

Low Latency UDP10G Rx/Tx-IP

  • 純ハードワイヤード・ロジックでデザイン
  • CPUリソースやDDR等外部メモリなしで動作
  • マルチキャスト/ユニキャスト対応
  • 4セッションに同時対応 (4セッション以上はカスタマイズ対応可能)
  • IGMPv3規格のJoin/Leaveメッセージ対応
  • PCSと一体化した超低レイテンシー10GbE MACコア(LL10GEMAC-IP)と直結
  • 最小リソース・最小レイテンシに特化したHDL デザイン
  • RX レイテンシー: 37.2 ns (322.265625MHz)
  • 4セッションおよび16セッションデモの無償評価が可能
  • AMD Adaptive Computing Partner Solutions に掲載
LLUDP10G-IP

YouTube Video


DG LL UDP10GRx-IP 16 セッションデモ

Low Latency TOE10GLL-IP

  • 純ハードワイヤード・ロジックでデザイン
  • CPUリソースやDDR等外部メモリなしで動作
  • 1セッション (マルチセッションはカスタマイズ対応可能)
  • PCSと一体化した超低レイテンシの10GbE MACコア(LL10GEMAC-IP)と直結
  • 最小リソース・最小レイテンシに特化したHDL デザイン
  • RX Latency: 46.5 ns (@ 322.265625 MHz)
  • TX Latency: 6.2 ns (@ 322.265625 MHz)
  • 1セッションおよび32セッションデモの無償評価が可能
  • AMD Adaptive Computing Partner Solutions に掲載
TOE10GLL-IP

YouTube Video


DG TOE10GLL-IP 32 セッションデモ

資料ダウンロード

資料 Update (Revision)
プレゼンテーション 1.1J
ブロシュアー Rev2026Q1JX
IP コア & オプション データシート リファレンス
デザイン
ドキュメント
デモ手順書 FPGA ボードセットアップ 無償評価デモファイル
Accelerated Algorithmic Trading ( AAT ) QDMA デモ
(LL10GEMAC + TOE10GLL + LLUDP10GRx)
X3522
Accelerated Algorithmic Trading ( AAT ) デモ
(LL10GEMAC + TOE10GLL + LLUDP10GRx)
U50
U250


LL 10GEMAC-IP ZCU102
Accelerated Algorithmic Trading ( AAT ) ITCH/OUCH Demo X3522
Accelerated Algorithmic Trading ( AAT ) DYNANIC Calypte DMA Demo X3522
Accelerated Algorithmic Trading ( AAT ) QDMA デモ X3522
U50 U55C
U250
Accelerated Algorithmic Trading ( AAT ) デモ U50
U250

LL UDP10GRx-IP ZCU102
KCU116
16 セッション デモ ZCU102
KCU116

TOE10GLL-IP X3522
ZCU102
ZCU106
32 セッション デモ ZCU102
ZCU106
Linux アプリケーション向け TCPオフロード
(SocketXpress)
KR260 SocketXpress Demo

仕様の詳細については お問い合わせ下さい