
	ウェブで開くデザイン・ゲートウェイ Hot!ニュース 2023年6月号(2)

【ナノ秒レベル】超低遅延ネットワークIPコアで、株式取引のレイテンシーの壁を突破!！ AATデモのご紹介
Xilinx向け向け超低遅延ネットワークIPコア \| Intel向け超低遅延ネットワークIPコア

AMD Xilinx AAT (Accelerated Algorithmic Trading)リファレンス・デザインに、デザイン・ゲートウェイの超低遅延ネットワークIP(LL10GEMAC IP, UDP10GRx IP, TOE10GLL IP)を統合し、レイテンシーの制約のない、高速適応型取引アルゴリズムを展開できるソリューションを実現しました。

デザイン・ゲートウェイの超低遅延ネットワークIPコアシリーズは、超低遅延要件向けに最適化され設計されています。TCP/UDPオフロード・エンジンとEMACコアで構成されており、高頻度取引(HFT)、高速取引(HST)、市場データ処理、Tick-to-Trade(T2T)システムなどのFinTechアプリケーションに最適です。
市場データ受信レイテンシー	注文データ送信待ちレイテンシー
レイテンシー合計 : 98.2 ns	レイテンシー合計 : 59.1 ns
LL10GEMAC IP 21.7 ns UDP10GRx IP 37.2 ns ｸﾛｯｸ･ﾄﾞﾒｲﾝ変換用ｱﾀﾞﾌﾟﾀｰ･ﾛｼﾞｯｸ 39.3 ns	ｸﾛｯｸ･ﾄﾞﾒｲﾝ変換用ｱﾀﾞﾌﾟﾀｰ･ﾛｼﾞｯｸ 28.1 ns TOE10GLL IP 6.2 ns MAC I/F 6.2 ns LL10GEMAC IP 18.6 ns

超低遅延ネットワークIPコア & AAT デモ YouTube動画

DG IP コア YouTube チャンネルに登録する
Breaking Latency Barriers in Stock Trading with AMD Xilinx AAT & DG Low Latency IP cores ブログ記事を読む	Design Gateway Low Latency 10G EMAC-IP with Xilinx AAT demo	FinTech向け LL UDP10GRx-IP 16 セッションデモ	TOE10GLL-IP 32 セッションデモ (ZCU106)