先進的IPコア開発のエキスパート

マルチアルゴリズム SHA3 ハッシュエンジン

SHA3 IPコアは、FIPS PUB 202で定義されている6種類すべてのアルゴリズム、すなわち SHA3-224、SHA3-256、SHA3-384、SHA3-512、SHAKE128、SHAKE256 を、単一の統合コアで実装したFPGA向けハッシュエンジンです。

316 MHz動作時に 17.5 Gbpsを超える高スループット を実現し、AMD Kria KR260評価ボード上で動作するハードウェアにより実証済みです。

SHA3 IP 特 長

• 316 MHz動作時に 17.5 Gbps超 のスループットを実現
• FIPS 202に準拠し、バイト単位でのデータ処理に対応
• SHAKEアルゴリズム向けに出力長をカスタマイズ可能
• 制御インターフェースにより、アルゴリズムおよび出力長を実行時に動的選択可能
• 入出力データインターフェース：64ビット AXI4-Stream
• 1344ビット パラレル出力インターフェースにより、フラットなハッシュ値を1サイクルで読み出し可能

SHA3 IP 紹介動画

SHA2 IPコアは、SHA-224、SHA-256、SHA-384、SHA-512、SHA-512/224、SHA-512/256のセキュアハッシュアルゴリズムをサポートしています。このコアは、FIPS PUB 180-4 (Federal Information Processing Standard) 仕様に完全準拠しており、安全な通信、パスワード認証、ブロックチェーンのデータ整合性確保などの用途に最適です。

SHA-256 IPコア は、FIPS 180-4 準拠の セキュア・ハッシュ・アルゴリズム SHA-256 を搭載したIPコアです。本IPコアは、わずか65クロックの超低レンテンシで512ビットのデータ・ブロックを処理し、200MHz動作周波数で 1.575Gbps のスループットを実現します。

SHA2 IP 特 長

• SHA-224、SHA-256、SHA-384、SHA-512、SHA-512/224、および SHA-512/256 アルゴリズムをサポート
• 入力データ長（最大）
  • SHA-224/256: 2⁶⁴-8 ビット
  • SHA-384/512: 2¹²⁸-8 ビット
• 高性能アーキテクチャを採用：
  • SHA-224/256：64バイトブロックあたり 65 サイクル
  • SHA-384/512：128バイトブロックあたり 81 サイクル
• ハッシュ速度（最大）：
  • SHA-256: 1.969 Gbps @ 250MHz
  • SHA-512: 3.160 Gbps @ 250MHz
• ユーザーデータ・インターフェースに、32ビット AXI4-Stream を採用

SHA-256 IP 特 長

• SHA 256 ビット規格に対応
• 入力データ長最大 2⁶¹-1 バイト (2⁶⁴-8 ビット)
• 超高スループット 65クロックで512ビット データ処理
• ハッシュ速度最大 1.575 Gbps @ 200MHz
• シンプルなユーザーインターフェース
• コンパクトで省リソース
• AMD Adaptive Computing Partner Solutions に掲載

SHA2 IP ブロック図

SHA-256 IP YouTube ビデオ

SHA-256 IP 紹介動画