技術＆営業資料 アップデート情報Technical & Marketing Document Updates
NVMeTCP-IP ┃NVMe-IP ┃SATA-IP┃TOE-IP┃UDP-IP┃AS-IP┃SDLink┃IPLock┃ターンキー・システム
総合カタログ
| Intel | ギガビットIPコアシリーズ 総合カタログ Rev2.7JA | 2021.9 |
| Xilinx | ギガビットIPコアシリーズ 総合カタログ Rev2.7JX | 2021.9 |
Vivado IPカタログ
| Xilinx | Vivado IPカタログ XML ファイル (2021.12) | 2021.12 |
NVMeTCP-IP
| 共 通 | NVMeTCP10G IP デモ手順書 Rev1.1 - Updated (英語版) | 2022.3 |
| Intel | NVMeTCP10G IP データシート Rev1.0 - New (英語版) | 2022.3 |
| Intel | NVMeTCP10G IP リファレンス・デザイン ドキュメント Rev1.0 - New (英語版) | 2022.3 |
| Intel | NVMeTCP10G IP デモ FPGA ボード セットアップドキュメント Rev1.0 - New (英語版) | 2022.3 |
| Xilinx | NVMeTCP25G IP データシート Rev1.1 - Updated (英語版) | 2022.5 |
| Xilinx | NVMeTCP25G IP リファレンス・デザイン ドキュメント Rev1.0 - New (英語版) | 2022.3 |
| Xilinx | NVMeTCP25G IP デモ FPGA ボード セットアップドキュメント Rev1.0 - New (英語版) | 2022.3 |
| Xilinx | NVMeTCP10G IP データシート Rev1.1 - Updated (英語版) | 2022.3 |
| Xilinx | NVMeTCP10G IP リファレンス・デザイン ドキュメント Rev1.1 - Updated (英語版) | 2022.3 |
| Xilinx | NVMeTCP10G IP デモ FPGA ボード セットアップドキュメント Rev1.1 - Updated (英語版) | 2022.3 |
| Xilinx | NVMeTCP-IP リーフレット Rev2.7JX - New | 2022.1 |
NVMe-IP
NVMeG4-IP
| Xilinx | NVMeG4 IP デモ手順書 Rev1.4 - Updated (英語版) | 2021.9 |
| Xilinx | NVMe IP デモ FPGA ボード セットアップドキュメント Rev4.3 - Updated (英語版) | 2021.9 |
| Xilinx | NVMeG4 IP データシート Rev1.4 - Updated (英語版) | 2021.7 |
| Xilinx | NVMeG4 IP リファレンス・デザイン ドキュメント Rev1.2 - Updated (英語版) | 2021.7 |
| Xilinx | NVMeG4 IP 2ch RAID0 リファレンス・デザイン ドキュメント Rev1.1 - Updated (英語版) | 2021.7 |
| Xilinx | NVMeG4 IP 2ch RAID0 デモ手順書 Rev1.1 - Updated (英語版) | 2021.7 |
| Xilinx | NVMe IP 2ch RAID デモ FPGA ボード セットアップ Rev2.1 - Updated (英語版) | 2021.7 |
| Xilinx | NVMe-IP シリーズ プレゼンテーション Rev2.3 - Updated | 2020.12 |
NVMeG3-IP
| 共 通 | NVMe IP デモ手順書 Rev4.3 - Updated (英語版) | 2021.6 |
| Intel | NVMeG3-IP / NVMe-IP プレゼンテーション Rev2.2 - Updated | 2021.6 |
| Intel | NVMe IP デモ FPGA ボード セットアップドキュメント Rev4.2 - Updated (英語版) | 2021.6 |
| Intel | NVMeG3 IP データシート Rev1.1 - Updated (英語版) | 2020.10 |
| Intel | NVMeG3 IP リファレンス・デザイン ドキュメント Rev1.0 - New (英語版) | 2020.4 |
| Intel | NVMeG3 IP デモ手順書 Rev1.0 - New (英語版) | 2020.4 |
| Xilinx | NVMeG3 IP データシート Rev1.4 - Updated (英語版) | 2022.3 |
| Xilinx | NVMeG3 IP リファレンス・デザイン ドキュメント Rev1.2 - Updated (英語版) | 2022.3 |
| Xilinx | NVMe-IP シリーズ プレゼンテーション Rev2.3 - Updated | 2020.12 |
| Xilinx | NVMeG3 IP デモ手順書 Rev2.0 - Updated (英語版) | 2020.12 |
| Xilinx | NVMeG3 IP 4ch RAID0 デモ手順書 Rev1.1 - Updated (英語版) | 2020.4 |
| Xilinx | NVMeG3 IP 2ch RAID0 リファレンス・デザイン ドキュメント Rev1.0 - New (英語版) | 2020.3 |
| Xilinx | NVMeG3 IP 2ch RAID0 デモ手順書 Rev1.0 - New (英語版) | 2020.3 |
| Xilinx | NVMeG3 IP 4ch RAID0 リファレンス・デザイン ドキュメント Rev1.0 - New (英語版) | 2020.3 |
raNVMe-IP
| 共 通 | デモ手順書 Rev1.2 - Updated (英語版) | 2021.1 |
| 共 通 | データ・ストリーム デモ手順書 Rev1.1 - Updated (英語版) | 2021.1 |
| 共 通 | マルチ・ユーザー デモ手順書 Rev1.0 - New (英語版) | 2021.1 |
| Intel | raNVMe IP リファレンス・デザイン ドキュメント Rev1.0 - New (英語版) | 2020.10 |
| Intel | raNVMe IP データシート Rev1.0 - New (英語版) | 2020.8 |
| Intel | raNVMe-IP プレゼンテーション Rev1.0AJ - New | 2020.8 |
| Xilinx | データシート Rev1.2 - Updated (英語版) | 2021.1 |
| Xilinx | リファレンス・デザイン ドキュメント Rev1.2 - Updated (英語版) | 2021.1 |
| Xilinx | データ・ストリーム デモ リファレンス・デザイン ドキュメント Rev1.1 - Updated (英語版) | 2021.1 |
| Xilinx | データ・ストリーム デモ リファレンス・デザイン ドキュメント Rev1.0 - New (英語版) | 2021.1 |
| Xilinx | プレゼンテーション Rev1.0XJ - New | 2020.8 |
SATA-IP
| Intel | SATA HTCL IP データシート Rev1.3 - Updated | 2021.9 |
| Intel | FTPサーバデモ リファレンス・デザイン ドキュメント Rev1.0 - New (英語版) | 2020.2 |
| Intel | FTPサーバデモ手順書 Rev1.0 - New (英語版) | 2020.2 |
| Xilinx | SATA IP ブリッジ リファレンス・デザイン ドキュメント (KC705) Rev1.1 - Updated (英) | 2022.3 |
| Xilinx | SATA HTCL IP データシート Rev1.4 - Updated | 2021.9 |
| Xilinx | SATA IP データシート Rev2.4 - Updated (英語版) | 2021.6 |
| Xilinx | SATA IP Device リファレンス・デザイン ドキュメント for AC701 Rev1.0 - New (英語版) | 2021.6 |
| Xilinx | SATA IP デモ手順書 for AC701 Rev1.1 - Updated (英語版) | 2021.6 |
TOExxG-IP (共通)
| 共 通 | TOExxG IP 評価デモ用PCアプリケーション - New | 2021.9 |
| Intel | TOExxG IP プレゼンテーション Rev2.0AJ - Updated | 2021.8 |
| Xilinx | TOExxG IP プレゼンテーション Rev2.0XJ - Updated | 2021.8 |
TOE100G-IP
| 共 通 | TOE100G IP デモ手順書 Rev1.1 - Updated (英語版) | 2022.3 |
| 共 通 | TOE100G IP 4セッション デモ手順書 Rev1.0 - New (英語版) | 2022.3 |
| Intel | データシート Rev1.1 - Updated (英語版) | 2022.3 |
| Intel | リファレンス・デザイン ドキュメント Rev1.2 - Updated (英語版) | 2022.3 |
| Intel | 4セッション リファレンス・デザイン ドキュメント Rev1.1 - Updated (英語版) | 2022.3 |
| Intel | TOE100G/UDP100G IP ボード セットアップドキュメント Rev3.0 - Updated (英語版) | 2022.3 |
| Xilinx | リファレンス・デザイン ドキュメント Rev1.1 - Updated (英語版) | 2022.3 |
| Xilinx | 4セッション リファレンス・デザイン ドキュメント Rev1.0 - New (英語版) | 2022.3 |
| Xilinx | TOE100G/UDP100G IP ボード セットアップドキュメント Rev3.0 - Updated (英語版) | 2022.3 |
| Xilinx | データシート Rev1.1 - Updated (英語版) | 2021.4 |
TOE40G-IP
| Intel | TOE40G IP データシート Rev1.1 - Updated (英語版) | 2020.10 |
| Xilinx | TOE40G IP データシート Rev1.2 - Updated (英語版) | 2020.10 |
| Xilinx | TOE40G IP デモ手順書 Rev1.2 - Updated (英語版) | 2020.3 |
TOE25G-IP
| 共 通 | TOE25G IP デモ手順書 Rev1.1 - Updated (英語版) | 2020.9 |
| Intel | TOE/UDP25G IP デモ FPGA ボード セットアップドキュメント Rev2.0 - Updated (英語版) | 2021.7 |
| Intel | TOE25G IP データシート Rev1.1 - New (英語版) | 2021.3 |
| Intel | TOE25G IP リファレンス・デザイン ドキュメント Rev1.0 - New (英語版) | 2020.9 |
| Xilinx | TOE/UDP25G IP デモ FPGA ボード セットアップドキュメント Rev2.0 - Updated (英語版) | 2021.6 |
| Xilinx | FTP 25G サーバデモ リファレンス・デザイン ドキュメント Rev1.0 - New (英語版) | 2020.10 |
| Xilinx | FTP 25G サーバデモ手順書 Rev1.0 - New (英語版) | 2020.10 |
| Xilinx | FTP 25G サーバデモ FPGA ボード セットアップドキュメント Rev1.0 - New (英語版) | 2020.10 |
| Xilinx | TOE25G IP データシート Rev1.2 - Updated (英語版) | 2020.9 |
| Xilinx | TOE25G IP リファレンス・デザイン ドキュメント Rev1.2 - Updated (英語版) | 2020.9 |
TOE10G-IP
| 共 通 | TOE10G IP デモ手順書 Rev2.1 - Updated (英語版) | 2020.8 |
| 共 通 | FTPサーバ デモ手順書 Rev2.0 - Updated (英語版) | 2020.7 |
| Intel | TOE10G IP リファレンス・デザイン ドキュメント Rev1.6 - Updated (英語版) | 2022.4 |
| Intel | TOE/UDP10G IP デモ FPGA ボード セットアップドキュメント Rev3.2 - New (英語版) | 2022.4 |
| Intel | TOE10G IP データシート Rev1.8 - Updated (英語版) | 2021.9 |
| Xilinx | FTP 10G サーバデモ リファレンス・デザイン ドキュメント Rev1.2 - Updated (英語版) | 2022.3 |
| Xilinx | FTP 10G サーバデモ FPGA ボード セットアップドキュメント Rev2.1- Updated (英語版) | 2022.3 |
| Xilinx | TOE10G IP データシート Rev1.14 - Updated | 2021.4 |
| Xilinx | TOE10G IP リファレンス・デザイン ドキュメント Rev1.4 - Updated (英語版) | 2020.8 |
| Xilinx | TOE/UDP10G IP デモ FPGA ボード セットアップドキュメント Rev3.0 - Updated (英語版) | 2020.8 |
| Xilinx | TOE10G IP 用 10GEMAC-IP データシート Rev1.1 - Updated (英語版) | 2020.7 |
EMAC-IP
| Intel | 10G EMAC IP データシート Rev1.2 - Updated (英語版) | 2021.9 |
| Xilinx | 10G25G EMAC IP データシート Rev1.3 - Updated (英語版) | 2020.8 |
TOE1G-IP
| 共 通 | TOE1G IP CPU デモ手順書 Rev2.0 - Updated | 2020.7 |
| Intel | TOE/UDP1G IP デモ FPGA ボード セットアップドキュメント Rev2.0 - New (英語版) | 2021.2 |
| Intel | TOE1G IP データシート Rev2.10 - Updated (英語版) | 2020.10 |
| Intel | TOE1G IP リファレンス・デザイン ドキュメント Rev1.1 - Updated (英語版) | 2020.3 |
| Intel | FTPサーバデモ リファレンス・デザイン ドキュメント Rev1.0 - New (英語版) | 2020.2 |
| Intel | FTPサーバデモ手順書 Rev1.0 - New (英語版) | 2020.2 |
| Intel | 2ポートデモ リファレンス・デザイン ドキュメント Rev1.0 - New (英語版) | 2019.12 |
| Intel | 2ポートデモ手順書 Rev1.0 - New (英語版) | 2019.12 |
| Xilinx | TOE&UDP1G IP デモ FPGA ボード セットアップドキュメント Rev3.0 - Updated (英語版) | 2020.11 |
| Xilinx | TOE1G IP データシート Rev2.9 - Updated (英語版) | 2020.10 |
| Xilinx | TOE1G IP リファレンス・デザイン ドキュメント Rev1.1 - Updated (英語版) | 2020.7 |
UDPxxG-IP (共通)
| 共 通 | UDPxxG IP 評価デモ用PCアプリケーション - New | 2021.9 |
| Intel | UDPxxG IP プレゼンテーション Rev1.1AJ - Updated | 2021.6 |
| Xilinx | UDPxxG IP プレゼンテーション Rev1.1XJ - Updated | 2021.6 |
UDP100G-IP
| 共 通 | UDP100G IP デモ手順書 Rev1.0 - New (英語版) | 2021.8 |
| Intel | UDP100G IP データシート Rev1.0 - New (英語版) | 2021.8 |
| Intel | TOE100G/UDP100G IP ボード セットアップドキュメント Rev2.0 - Updated (英語版) | 2021.8 |
| Intel | UDP100G IP リファレンス・デザイン ドキュメント Rev1.0 - New (英語版) | 2021.8 |
| Xilinx | UDP100G IP データシート Rev1.1 - Updated (英語版) | 2021.11 |
| Xilinx | TOE100G/UDP100G IP ボード セットアップドキュメント Rev2.0 - Updated (英語版) | 2021.8 |
| Xilinx | UDP100G IP リファレンス・デザイン ドキュメント Rev1.0 - New (英語版) | 2021.8 |
UDP40G-IP
| Intel | UDP40G-IP データシート Rev1.1 - Updated (英語版) | 2020.10 |
| Xilinx | UDP40G-IP データシート Rev1.1 - Updated (英語版) | 2020.10 |
UDP25G-IP
| 共 通 | UDP25G IP CPU デモ手順書 Rev1.0 - New (英語版) | 2021.6 |
| Intel | UDP25G IP リファレンス・デザイン ドキュメント Rev1.0 - New (英語版) | 2021.7 |
| Intel | UDP25G-IP データシート Rev1.0 - New (英語版) | 2021.6 |
| Intel | TOE/UDP25G IP デモ FPGA ボード セットアップドキュメント Rev2.0 - Updated (英語版) | 2021.6 |
| Xilinx | UDP25G-IP データシート Rev1.0 - New (英語版) | 2021.6 |
| Xilinx | UDP25G IP リファレンス・デザイン ドキュメント Rev1.0 - New (英語版) | 2021.6 |
| Xilinx | TOE/UDP25G IP デモ FPGA ボード セットアップドキュメント Rev2.0 - Updated (英語版) | 2021.6 |
UDP10G-IP
| 共 通 | UDP10G IP CPU デモ手順書 Rev2.0 - Updated (英語版) | 2020.8 |
| Intel | TOE/UDP10G IP デモ FPGA ボード セットアップドキュメント Rev3.2 - New (英語版) | 2022.4 |
| Intel | UDP10G-IP データシート Rev1.2 - Updated (英語版) | 2020.10 |
| Xilinx | UDP10G-IP データシート Rev1.4 - Updated (英語版) | 2020.10 |
| Xilinx | UDP10G IP リファレンス・デザイン ドキュメント Rev1.3 - Updated (英語版) | 2020.8 |
UDP1G-IP
| 共 通 | UDP1G IP CPU デモ手順書 Rev2.0 - Updated (英語版) | 2020.11 |
| Intel | UDP1G IP データシート Rev1.5 - Updated (英語版) | 2021.3 |
| Intel | TOE/UDP1G IP デモ FPGA ボード セットアップドキュメント Rev2.0 - New (英語版) | 2021.2 |
| Intel | UDP1G IP リファレンス・デザイン ドキュメント Rev1.2 - Updated (英語版) | 2020.3 |
| Intel | UDP1G IP デモ手順書 Rev1.3 - Updated (英語版) | 2020.3 |
| Xilinx | TOE&UDP1G IP デモ FPGA ボード セットアップドキュメント Rev3.0 - Updated (英語版) | 2020.11 |
| Xilinx | UDP10G-IP データシート Rev1.2 - Updated (英語版) | 2020.10 |
Fintech向け低遅延ネットワークIP
tCAM-IP
| Intel | tCAM IP データシート 1.02 - Updated (英語版) | 2021.3 |
| Intel | tCAM IP 検索置換デモ リファレンス・デザイン ドキュメント 1.02 - Updated (英語版) | 2021.3 |
| Intel | tCAM IP 検索置換デモ手順書 1.00 - New (英語版) | 2021.1 |
| Intel | プレゼンテーション Rev1.0 - New | 2020.11 |
| Intel | tCAM IP 検索置換デモ手順書 1.00 - New (英語版) | 2020.8 |
| Xilinx | tCAM IP データシート 1.00 - New (英語版) | 2021.8 |
| Xilinx | プレゼンテーション Rev1.0 - New | 2021.8 |
SHA256-IP
| Intel | SHA256 IP データシート 1.00 - New (英語版) | 2021.1 |
| Intel | SHA256 IP デモ手順書 1.00 - New (英語版) | 2021.1 |
AES128/256-IP
| Intel | AES256 IP データシート 1.00 - New (英語版) | 2021.9 |
| Intel | AES256 IP リファレンス・デザイン ドキュメント Rev1.00 - New (英語版) | 2021.9 |
| Intel | AES256 IP デモ手順書 1.00 - New (英語版) | 2021.9 |
| Intel | AES128 IP データシート 1.01 - Updated (英語版) | 2021.9 |
| Intel | AES128 IP リファレンス・デザイン ドキュメント Rev1.01 - Updated (英語版) | 2021.9 |
| Intel | AES128 IP デモ手順書 1.01 - New (英語版) | 2021.9 |
| Xilinx | AES128 IP データシート 1.00 - New (英語版) | 2022.4 |
| Xilinx | AES128 IP リファレンス・デザイン ドキュメント Rev1.00 - New (英語版) | 2022.4 |
SDLink
| 共 通 | SDLink向けユーザ基板設計ガイド Rev2.3J - Updated | 2021.8 |
IPLock
| 共 通 | IPLockデザインのISEからVivadoへの移行方法 - New | 2022.4 |
ターンキー・システム・ソリューション
| Xilinx | Getting Started with Turnkey Accelerator Systems TKAS-D2101 - New (英語版) | 2021.11 |
| Xilinx | Accelerated Algorithmic Trading (AAT) Demo Instruction Rev1.0 - New (英語版) | 2021.10 |
| Xilinx | プレゼンテーション Rev1.0XJ - New | 2021.10 |
| Xilinx | Turnkey System TKAS series Product Leaflet - New (英語版) | 2021.8 |
| Jan | Feb | Mar | Apr | May | Jun | Jul | Aug | Sep | Oct | Nov | Dec | 1 year |
Alliance Partner
株式会社デザイン・ゲートウェイ
本社：
東京都小金井市中町3-23-17
R&D：
89/13 Amornpan 205 Tower1, 11th floor, Ratchadapisek7 (Nathong) Alley, Ratchadapisek Road, Din Daeng, Bangkok, 10400 THAILAND