本文へスキップ

先進的IPコア開発のエキスパート

特定用途向けIPコアApplication Specific IP

デザイン・ゲートウェイは超高速ストレージ&ネットワークIPコア提供の豊富な経験により培った技術をもとに、特定用途向けIPコア(AS-IP)を提供します。フィンテックやネットワーク機器をはじめとした超高速かつ超低レイテンシを要求するアプリケーションに対応します。

低遅延ネットワーク IPtCAM IPSHA-256 IPAES-128/256 IP

特 長


超低遅延ネットワークIP 紹介

セキュリティ IP 紹介・アプリ例
[tCAM-IP/SHA256-IP/AES128-IP]

1分でわかる ブログ記事を読む

Fintech向け低遅延ネットワークIP

Design Gatewayの低遅延ネットワークIPは、高頻度取引(HFT)や高速取引(HST)等の超低レイテンシを要求するFintechアプリケーションに対応するために専用に設計されています。 またシステム固有の要件に合わせて、低レイテンシ・ネットワークIPコアとFPGAロジックのカスタマイズのトータル・ソリューションを提供致します。


Intel Xilinx
Intel版 Fintech向け低遅延ネットワークIPはこちら Xilinx版 Fintech向け低遅延ネットワークIPはこちら
プレゼンテーション (Intel版) プレゼンテーション (Xilinx版)
ターンキー・アクセラレーター・システム

特 長

  • 超低レイテンシ
  • 完全ハードウェアロジック
  • CPU および外部メモリ不要
  • マルチキャスト・ユニキャスト対応
  • RX レイテンシ = ~45.2ns
    (UDP10GRx-IP & LL10GEMAC-IP)
  • FinTech アプリケーションに最適

Fintech向けアプリケーション ブロック図例


* クリックして拡大


デザイン・ゲートウェイが提供するFintech向けネットワークIPとカスタマイズ対応可能なブロック
  • UDP10GTx / UDP10GRx, TOE10GLL, LL10GEMAC
  • カスタマイズ対応

YouTube ビデオ


TOE10GLL IP 紹介

tCAM IP

  
tCAM-IP は超低レイテンシを実現した、高パフォーマンスで柔軟性の高いtCAM(3値連想メモリIPコア)です。tCAM-IP は、わずか7クロックの超低レンテンシで、200 MSPS の超高速連続検索を実行し、40G/100Gイーサネット上では毎秒200,000,000パケットのマッチング/フィルタリングパフォーマンスを実現します。本IPコアは、ネットワークパケットフィルタリング/転送、インテリジェントスイッチ/ルーター、ディープ・パケット・インスペクション(DPI)などの、ネットワークセキュリティアプリケーションに最適です。デザイン・ゲートウェイ製TOE-IPを使用したリファレンス・デザインおよび無償デモファイルを提供致します(お問い合わせ下さい)。
Intel Xilinx
Intel版 tCAM-IPページへ Xilinx版 tCAM-IPページへ

YouTube ビデオ


tCAM-IP パフォーマンスデモ (Arria 10 SX)


tCAM-IP パフォーマンスデモ (KCU116)


tCAM-IP 紹介動画
1分でわかる ブログ記事を読む

SHA-256 IP

SHA-256 IP は、FIPS 180-4 準拠の セキュア・ハッシュ・アルゴリズム SHA-256 を搭載したIPコアです。本IPコアは、わずか65クロックの超低レンテンシで512ビットのデータ・ブロックを処理し、200MHz動作周波数で 1.575Gbps のスループットを実現します。

デザイン・ゲートウェイのストレージIPまたネットワークIPとの親和性が高いため、超高速データ転送に信頼性の高いセキュリティ機能を実装することで、さらに付加価値の高いアプリケーション開発が可能になります。

SHA-256 について

SHA-256は、安全なパスワード・ハッシュ、デジタル署名、SSL / TLS証明書、ビットコイン暗号通貨などのさまざまなアプリケーションで使用されており、最も安全で実質的に解読不可能なハッシュ関数の1つです。

特 長

YouTube ビデオ

  • SHA 256 ビット規格に対応
  • 入力データ長最大 261-1 バイト (264-8 ビット)
  • 超高スループット 65クロックで512ビット データ処理
  • ハッシュ速度最大 1.575 Gbps @ 200MHz
  • シンプルなユーザーインターフェース
  • コンパクトで省リソース

SHA-256 IP 紹介動画

技術資料

Intel Xilinx
データシート (Intel版) Rev1.00 Xilinx版についてはお問い合わせ下さい
デモ手順書 (Intel版) Rev1.00
Arria 10 SX 無償評価デモファイル

AES-128/256 IP

  

AES-128 IPは、FIPS-197に準拠し、暗号化と復号化の両方でECBモードをサポートするように設計されています。 AES128-IPは、わずか11クロック・サイクルで128ビット・データブロックを計算し、 250MHzで2.9Gbps(1MHzクロックあたり11.6Mbps)のスループットを提供します。

AES-IPシリーズは、デザイン・ゲートウェイのストレージIPまたネットワークIPとの親和性が高く、超高速データ転送に信頼性の高いセキュリティ機能を実装することで、さらに付加価値の高いアプリケーション開発が可能になります。

特 長

YouTube ビデオ

  • AES ECB モード対応
  • 鍵長
    • AES-128 IP: 128 ビット
    • AES-256 IP: 256 ビット
  • 高スループット
    • AES-128 IP: 2.9 Gbps @250MHz, 11.6 Mbits/MHz
    • AES-256 IP: 2.13 Gbps @240MHz, 8.53 Mbits/MHz
  • 128ビット データブロックの計算が常に11 クロックで実行 (AES-256 IP は15クロック)

AES-128 IP 紹介動画

1分でわかる ブログ記事を読む

技術資料

対応デバイス Intel Arria® 10 SX
IPコア データシート リファレンス・デザイン ドキュメント デモ手順書 無償評価デモ

AES-128 IP
Rev1.01 Rev1.01 Rev1.01 Arria® 10 SX

AES-256 IP
Rev1.00 Rev1.00 Rev1.00 Arria® 10 SX

Xilinx版についてはお問い合わせ下さい



Alliance Partner





株式会社デザイン・ゲートウェイ

本社:
東京都小金井市中町3-23-17
R&D:
89/13 Amornpan 205 Tower1, 11th floor, Ratchadapisek7 (Nathong) Alley, Ratchadapisek Road, Din Daeng, Bangkok, 10400 THAILAND