ギガビットIPコアの株式会社デザイン・ゲートウェイ [Application Specific IP cores]

セキュリティIPコアSecurity & Search IPs

デザイン・ゲートウェイは超高速ストレージ＆ネットワークIPコアとの親和性が高い、セキュリティIPコアおよび検索IPコアを提供します。超高速データ転送に信頼性の高いセキュリティ機能を実装することで、さらに付加価値の高いアプリケーション開発が可能になります。

ミッションクリティカルアプリケーション向け	楕円曲線暗号セキュア認証	ネットワーク・アプリケーション向け暗号&認証処理(AEAD)		ストレージ・アプリケーション向け暗号&認証処理	超高スループット 51.2Gbps 暗号化IP	超高スループットセキュアハッシュIP	超高速400M SPS &低遅延検索IP
TLS1.3 IP	ECDSA256 IP	AES256-GCM IP	ChaCha20-Poly1305 IP	AES256-XTS IP	AES256/128 IP	SHA2/256 IP	tCAM IP

紹介ビデオ

セキュリティ IP 紹介・アプリ例

1分でわかるブログ記事を読む

セキュリティIP コア共通コンセプト & 特長

CPU および外部メモリ不要
省リソース・コンパクト
シンプル・インターフェースで容易
超高速・超低遅延
ロイヤリティ・フリーのライセンス形態
ユーザー・ロジックに容易に組み込み可能な評価版提供(予定)
柔軟なカスタマイズ対応お問い合わせ下さい

総合カタログ

AMD版 (Rev2026Q1JX) | Altera版 (Rev2026Q1JA)

セキュリティIPコアシリーズデザインガイド

AES-IPコアシリーズデザインガイド

高度なTLS1.3 セキュリティをCPUレスで実現 [TLS1.3 IP]

TLS1.3 IP (Transport Layer Security IP)は、CPUおよび外部メモリ不要の、高性能TLS v1.3プロトコル・エンジンです。1G/10G/25G/100G各ネットワーク上での高度で安全なデータ伝送のため最速のギガビット・イーサネット・スループットを提供します。TLSによるセキュアな転送により、データを潜在的なセキュリティ侵害から保護し、特に産業用IoT＆自動化、航空宇宙関連のアプリケーションにおいて最適なソリューションです。

TLS 1.3 IPコアデモでは、ネットワーク上のクライアントとサーバー間の安全な接続を確保するための暗号化プロトコルを実装し、純ハードウェア・ロジックによる標準的なウェブサーバーとの非常に高いスループットのHTTPSのアップロードとダウンロードの実機評価が可能です。

YouTube ビデオ

TLS1.3 IPコア KR260 エッジ-クラウド間セキュア通信デモ

特長

TLS1.3暗号スイート: TLS_AES_256_GCM_SHA384
- 鍵交換方式：X25519
- 鍵導出：SHA384を使用したHKDF
- 暗号化/復号化：AES256GCM
署名アルゴリズム：
- rsa_pss_rsae_sha256（2048ビットRSA公開鍵）
- ecdsa_secp256r1_sha256
推奨動作クロック周波数: 180 MHz以上
カスタマイズサービス：
- 最大フラグメント長およびバッファサイズの拡張
- 証明書サイズの拡張
AMD Adaptive Computing Partner Solutions に掲載

技術資料

対応デバイス	Zynq UltraScale+ ZCU106, ZCU102, Kintex Ultrascale+ KCU116 \| Altera製デバイスについてはお問い合わせ下さい
IPコア	データシート	リファレンス・デザインドキュメント	デモ手順書	無償評価デモ
TLS 1.3 Server 10G IP (TLS10GS-IP)	Rev1.01	Rev1.01	Rev1.01	ZCU102

TLS 1.3 Client 10G IP (TLS10GC-IP)	Rev1.06	Rev1.05	Rev1.05	ZCU106 KCU116
TLS 1.3 Client 10G IP (TLS10GC-IP)	Rev1.06	KR260	KR260	Github

TLS 1.3 Client 1G IP			Rev1.01	AC701

認証アプリケーション向けセキュリティ [ECDSA256V-IP]

高セキュリティ・システム向け完全ハードウェアデジタル署名検証IPコア

ECDSA256V-IPコアは、NIST P-256曲線に基づく楕円曲線デジタル署名アルゴリズム（ECDSA）の署名検証機能をハードウェアで実装したIPコアです。最新の通信機器やIoT機器におけるセキュア認証を目的として設計されており、ソフトウェア処理を一切必要とせず、CPU負荷を完全にゼロ化します。

すべての署名検証処理をハードウェア内で完結することで、高スループットかつリアルタイムな認証を実現。外部メモリも不要なため、セキュリティリスクを最小化しながら高速な処理を提供します。

本IPコアはFIPS 186-4規格に準拠しており、NIST公式テストベクタによる検証を通じて正確性と標準適合性が確認されています。

YouTube Video

特長

純ハードウェア構成によるECDSA署名検証
CPU、ソフトウェア、外部メモリ不要
NIST P-256曲線および256ビットメッセージ・ダイジェストに対応
240 MHz動作時に1秒間あたり100件以上の署名検証を実行
FIPS 186-4 に準拠
他の楕円曲線にも対応可能（カスタム対応）
NISTテスト・ベクタ検証およびSSL証明書検証デモにより、動作実証済み

技術資料

IPコア	資料	Altera	AMD
ECDSA256V-IP	データシート	お問い合わせ下さい	Rev1.00
	リファレンス・デザインドキュメント		Rev1.00
	デモ手順書		Rev1.00
	無償評価デモファイル		KR260

ネットワーク・アプリケーション向けセキュリティIP [AES256-GCM IP]

超高スループット・低レイテンシーで、セキュアな暗号&認証処理を実現

AES256-GCM IP コアは、ガロア/カウンター・モード(GCM)をサポートし、256ビット・キー AES暗号処理を実装します。本IPコアはNIST(米国標準技術研究所)のSP 800-38Dで定義された公式テストベクタに基づき検証され、規格準拠を保証しています。また、デザイン・ゲートウェイが提供する超低遅延TOE10G IPコアと組み合わせることで、高性能・低遅延かつ安全なネットワーク通信を要求するアプリケーションに最適です。

YouTube ビデオ

AES256-GCM IP を NISTテスト・ベクタで検証

AES256-GCM100G IP紹介&デモ動画

特長

ガロア/カウンター・モード(GCM)対応
256ビット・キーサイズ、 96-bit iv サイズ対応
Support zero-length AAD or data input.
ピーク・スループット・レート 512 Mbits/MHz (AES256-GCM-100G IP)
高スループット
- AES256-GCM-100G IP 最大 138.24 Gbps @270MHz
- AES256-GCM-10G25G IP 最大 28.16 Gbps @220MHz
- AES256-GCM-1G IP 最大 3.2 Gbps @350MHz
NIST公式テスト・ベクタによる検証で高い信頼性と正確性を実証済みデモビデオを視聴する
Githubから無償評価プロジェクトが入手可能
AMD Adaptive Computing Partner Solutions に掲載

技術資料

IPコア	資料	Altera	AMD
AES256-GCM 100G IP	データシート	Rev1.00	Rev1.00
	リファレンス・デザインドキュメント	Rev1.00	Rev1.00
	デモ手順書	Rev1.00	Rev1.01
	無償評価デモファイル	Agilex™ F-series Arria® 10 SX	ZCU106 KCU116
	無償評価プロジェクト	Github

AES256-GCM 10G25G IP	データシート	Rev2.02	Rev2.02
	リファレンス・デザインドキュメント	Rev2.01	Rev2.02
	デモ手順書	Rev2.02	Rev2.02 Rev1.00 (KR260-Ubuntu)
	無償評価デモファイル	Agilex™ 7 F-series Agilex™ 5 E-series Arria® 10 SX	KCU116 ZCU106 ZCU102 KR260-no OS KR260-Ubuntu
	無償評価プロジェクト	Github

AES256-GCM 1G IP	データシート	Rev1.00	Rev1.00
	リファレンス・デザインドキュメント	Rev1.00	Rev1.00
	デモ手順書	Rev1.00	Rev1.00
	無償評価デモファイル	Agilex™ 5 E-series	ZCU106

AES-IP共通	デザインガイド	Rev1.00

高速・強耐性認証付き暗号(AEAD) エンジン [ChaCha20-Poly1305 IP ]

ChaCha20-Poly1305 IPコアは、ChaCha20ストリーム暗号とPoly1305メッセージ認証コード（MAC）を組み合わせ、IETF標準に準拠した認証付き暗号（AEAD：Authenticated Encryption with Associated Data）を実装しています。

ChaCha20は、タイミング攻撃に対する強い耐性を持ちながら、高速な暗号化および復号を実現します。一方、Poly1305はメッセージの認証と完全性を保証します。これらを組み合わせることで、広く採用されているAEAD構成を実現しています。本コアは256ビットの鍵長と96ビットのIV長をサポートし、追加認証データ（AAD）や平文入力がゼロ長の場合にも対応しているため、幅広いセキュリティ用途に柔軟に対応可能です。

YouTube ビデオ

ChaCha20-Poly1305 IPコア
紹介&デモ動画

特長

ChaCha20-Poly1305 AEAD標準（RFC 8439）に完全準拠
256ビット鍵長および96ビットIVに対応
ゼロ長のAAD（追加認証データ）およびデータ入力をサポート
最大スループット：64 Mbit/MHz

技術資料

IPコア	資料	Altera	AMD
ChaCha20-Poly1305 IP	データシート	お問い合わせ下さい	Rev1.00
	リファレンス・デザインドキュメント		Rev1.00
	デモ手順書		Rev1.00
	無償評価デモファイル		ZCU106

ストレージ・アプリケーション向けセキュリティIP [AES256-XTS IP]

超高スループット・低レイテンシーで、セキュアな暗号&認証処理を実現

AES256-XTS-STG IP は、XEX(XOR Encrypt XOR)可変ブロック暗号を伴う高度な暗号化規格(AES)を実装し、NVMeやSATAストレージ・デバイス上の機密性の高いデータを保護する必要のあるアプリケーションに最適です。NVMe PCIe Gen4 に最適な「2X」、およびGen5に対応した「4X」をラインナップしております。

特長

AES-XTSモード対応
256ビット・キーサイズ対応
入力データ幅128ビット
512バイトごとに自動インクリメント対応
- ブロックサイズはカスタマイズ対応可能
Githubから無償評価プロジェクトが入手可能
AMD Adaptive Computing Partner Solutions に掲載

YouTube ビデオ

AES256-XTS-STG IP 紹介&デモ動画

ピーク・スループット・レート
- XTS-STG : 128 Mbits/MHz
- XTS-STG-2X : 256 Mbits/MHz
- XTS-STG-4X : 512 Mbits/MHz
高スループット
- XTS-STG : 35.2 Gbps @275MHz
- XTS-STG-2X : 85.3 Gbps @333MHz
- XTS-STG-4X : 204.8 Gbps @400MHz

技術資料

資料	Altera	AMD
AES256-XTS-STG IPデータシート	Rev1.00	Rev1.01
AES256-XTS-STG IP リファレンス・デザインドキュメント	Rev1.00	Rev1.00
AES256-XTS-STG IP with NVMe-IP リファレンス・デザインドキュメント	Rev1.01	Rev1.03
デモ手順書	Rev1.00	Rev1.01

無償評価デモファイル
AES256-XTS-STG IP (NVMe Gen3 対応)	Arria® 10 SX
AES256-XTS-STG-2X IP (NVMe Gen4 対応)		VCK190
AES256-XTS-STG-4X IP (NVMe Gen5 対応)	Agilex™ I-series	VPK120
AES256-XTS-STG IP (with NVMe Gen3 IP)	Arria® 10 SX
AES256-XTS-STG-2X IP (with NVMe Gen4 IP)		VCK190
AES256-XTS-STG-4X IP (with NVMe Gen5 IP)	Agilex™ I-series	VHK158

無償評価プロジェクト
AES256-XTS-STG IP (NVMe Gen3 対応)	Github
AES256-XTS-STG-2X IP (NVMe Gen4 対応)	Github
AES256-XTS-STG-4X IP (NVMe Gen5 対応)	Github

AES256-XTS IP は、XEX Tweakable Block Cipher with Ciphertext Stealing (XTS) を使用した、高度な暗号化規格 (AES) を実装します。ストレージ・デバイス上の機密性の高いデータを保護する必要のあるアプリケーションに最適です。

YouTube ビデオ

AES256-XTS IP 紹介&デモ動画

特長

AES-XTSモード対応
256ビット・キーサイズ対応
入力データ幅128ビット
Ciphertext Stealing対応
ピーク・スループット・レート 128 Mbits/MHz
高スループット最大 51.2 Gbps @400MHz

技術資料

資料	Altera	AMD
データシート	Rev1.01	Rev1.01
リファレンス・デザインドキュメント	Rev1.00	Rev1.00
デザインガイド	Rev1.00	Rev1.00
デモ手順書	Rev1.00	Rev1.00
無償評価デモファイル	Agilex™ F-series Arria® 10 SX	ZCU106

超高スループット暗号化IP [AES-256SS IP | AES-256 IP | AES-128 IP]

AES-256SS IPは、超高速スループット・超低レイテンシーに特化しており、1クロック・サイクルごとに128ビット・データブロックを計算し、 400MHzで51.2Gbps(1MHzクロックあたり128Mbps)のスループットを提供します。

AES-128 IPは、FIPS-197に準拠し、暗号化と復号化の両方でECBモードをサポートするように設計されています。 AES128-IPは、わずか11クロック・サイクルで128ビット・データブロックを計算し、 500MHzで5.8Gbps(1MHzクロックあたり11.6Mbps)のスループットを提供します。

AES-IPシリーズは、デザイン・ゲートウェイのストレージIPまたネットワークIPとの親和性が高く、超高速データ転送に信頼性の高いセキュリティ機能を実装することで、さらに付加価値の高いアプリケーション開発が可能になります。

特長

YouTube ビデオ

AES ECB モード対応
鍵長
- AES-128 IP: 128 ビット
- AES-256 IP: 256 ビット
高スループット
- AES-256SS IP: 51.2 Gbps @400MHz, 128 Mbits/MHz
- AES-128 IP: 5.8 Gbps @500MHz, 11.6 Mbits/MHz
- AES-256 IP: 4.26 Gbps @500MHz, 8.53 Mbits/MHz
低レイテンシー
- AES-256SS IP: 128ビットデータブロックの計算を常に 15 クロックで実行
- AES-128 IP: 128ビットデータブロックの計算を常に 11 クロックで実行
- AES-256 IP: 128ビットデータブロックの計算を常に 15 クロックで実行
AMD Adaptive Computing Partner Solutions に掲載

AES-128 IP 紹介動画

1分でわかるブログ記事を読む

技術資料

IPコア	資料	Altera	AMD
AES-256SS IP	データシート	Rev1.03	Rev1.04
	リファレンス・デザインドキュメント	Rev1.02	Rev1.02
	無償評価デモ手順書	Rev1.02	Rev1.02
	無償評価デモファイル	Agilex™ F-series Arria® 10 SX	ZCU106
AES-256 IP	データシート	Rev1.03	Rev1.04
	リファレンス・デザインドキュメント	Rev1.03	Rev1.02
	無償評価デモ手順書	Rev1.03	Rev1.02
	無償評価デモファイル	Agilex™ F-series Arria® 10 SX	ZCU106
AES-128 IP	データシート	Rev1.03	Rev1.03
	リファレンス・デザインドキュメント	Rev1.03	Rev1.03
	無償評価デモ手順書	Rev1.02	Rev1.02
	無償評価デモファイル	Agilex™ F-series Arria® 10 SX	ZCU106

AES-IP共通	デザインガイド	Rev1.00

超高スループットセキュリティIP [SHA2-IP / SHA-256 IP]

SHA2 IPコアは、SHA-224、SHA-256、SHA-384、SHA-512、SHA-512/224、SHA-512/256のセキュアハッシュアルゴリズムをサポートしています。このコアは、FIPS PUB 180-4 (Federal Information Processing Standard) 仕様に完全準拠しており、安全な通信、パスワード認証、ブロックチェーンのデータ整合性確保などの用途に最適です。

Features

Supports SHA-224, SHA-256, SHA-384, SHA-512, SHA-512/224, and SHA-512/256 algorithms.
Accepts input message lengths up to 2⁶⁴-8 bits (SHA-224/256) and 2¹²⁸-8 bits (SHA-384/512)
High-performance architecture with only:
- 65 cycles per 64-byte block for SHA-224/256.
- 81 cycles per 128-byte block for SHA-384/512.
Achieves throughput up to:
- 1.969 Gbps @ 250 MHz for SHA-256
- 3.160 Gbps @ 250 MHz for SHA-512
User data interface: Utilizes a 32-bit AXI4 stream interface.

Technical Documents

Document Name	Altera	AMD
Datasheet	Rev1.00	Rev1.00
Referrence Design Document	Rev1.00	Rev1.00
Demo Instruction	Rev1.00	Rev1.00
Evaluation Demo file	Agilex 7 I-series Arria 10 SX	KCU116

SHA-256 IP は、FIPS 180-4 準拠のセキュア・ハッシュ・アルゴリズム SHA-256 を搭載したIPコアです。本IPコアは、わずか65クロックの超低レンテンシで512ビットのデータ・ブロックを処理し、300MHz動作周波数で 2.362Gbps のスループットを実現します。_^*暫定値

デザイン・ゲートウェイのストレージIPまたネットワークIPとの親和性が高いため、超高速データ転送に信頼性の高いセキュリティ機能を実装することで、さらに付加価値の高いアプリケーション開発が可能になります。

SHA-256 について

SHA-256は、安全なパスワード・ハッシュ、デジタル署名、SSL / TLS証明書、ビットコイン暗号通貨などのさまざまなアプリケーションで使用されており、最も安全で実質的に解読不可能なハッシュ関数の1つです。

特長	YouTube ビデオ
SHA 256 ビット規格に対応入力データ長最大 2⁶¹-1 バイト (2⁶⁴-8 ビット) 超高スループット 65クロックで512ビットデータ処理ハッシュ速度最大 2.362 Gbps @ 300MHz _^*暫定値シンプルなユーザーインターフェースコンパクトで省リソース AMD Adaptive Computing Partner Solutions に掲載	SHA-256 IP 紹介動画
技術資料

資料	Altera	AMD
データシート	Rev1.00	Rev1.00
デモ手順書	Rev1.00	Rev1.00
無償評価デモファイル	Arria 10 SX	KCU105

超高速・低遅延検索IP [tCAM IP]

tCAM-IP は超低レイテンシを実現した、高パフォーマンスで柔軟性の高いtCAM(3値連想メモリIPコア)です。tCAM-IP は、わずか7クロックの超低レンテンシで、300 MSPS の超高速連続検索を実行し、40G/100Gイーサネット上では毎秒300,000,000パケットのマッチング/フィルタリングパフォーマンスを実現します。本IPコアは、ネットワークパケットフィルタリング/転送、インテリジェントスイッチ/ルーター、ディープ・パケット・インスペクション(DPI)などの、ネットワークセキュリティアプリケーションに最適です。デザイン・ゲートウェイ製TOE-IPを使用したリファレンス・デザインおよび無償デモファイルを提供致します(お問い合わせ下さい)。
Altera		AMD
Altera版 tCAM-IPページへ		AMD版 tCAM-IPページへ

YouTube ビデオ
UDP Packet Filtering & Switching Demo	tCAM-IP 紹介動画	tCAM-IP パフォーマンスデモ (Arria 10 SX)	tCAM-IP パフォーマンスデモ (KCU116)

ブログ記事

このページの先頭へ

Navigation

Alliance Partner

株式会社デザイン・ゲートウェイ

本社
東京都小金井市中町3-23-17

R&D
89/26 Amornpan 205 Tower1, 18th floor, Ratchadapisek7 (Nathong) Alley, Ratchadapisek Road, Din Daeng, Bangkok, 10400 THAILAND

AI Lab
Faculty of Engineering, Chulalongkorn University, 12th floor, Engineering 4 Building (Charoenvidsavakham), Phayathai Rd., Wang Mai, Pathumwan, Bangkok, 10330 THAILAND

先進的IPコア開発のエキスパート

セキュリティIPコアSecurity & Search IPs

紹介ビデオ

セキュリティIP コア 共通コンセプト & 特長

総合カタログ

最新技術情報

セキュリティIPコアシリーズ デザインガイド

YouTube ビデオ

特 長

技術資料

高セキュリティ・システム向け 完全ハードウェア デジタル署名検証IPコア

YouTube Video

特 長

技術資料

超高スループット・低レイテンシーで、セキュアな暗号&認証処理を実現

YouTube ビデオ

特 長

技術資料

YouTube ビデオ

特 長

技術資料

超高スループット・低レイテンシーで、セキュアな暗号&認証処理を実現

特 長

YouTube ビデオ

技術資料

YouTube ビデオ

特 長

技術資料

特 長

YouTube ビデオ

技術資料

Features

Technical Documents

SHA-256 について

特 長

YouTube ビデオ

技術資料

YouTube ビデオ

ブログ記事

Navigation

Banner Space

株式会社デザイン・ゲートウェイ

セキュリティIP コア共通コンセプト & 特長

セキュリティIPコアシリーズデザインガイド

特長

高セキュリティ・システム向け完全ハードウェアデジタル署名検証IPコア

特長

特長

特長

特長

特長

特長

特長