UDP-IPコア シリーズAglex 5 に対応
特長┃ブロック図┃資料ダウンロード┃アプリケーション例┃注文情報
最新資料アップデート情報はこちらで確認できます。
UDP100G/40G/25G/10G/1G IPコアは、UDP/IP送受信処理を、外部CPUでの処理を必要としないCPUレスの純ハードロジックのみで構成した画期的なソリューションです。高速同時送受信にも対応します。ブロードキャストや低レイテンシを要求するネットワークアプリケーション製品開発の短縮に役立てることができます。Altera
(Intel)社のFPGAに対応したリファレンスデザインがコア製品に標準添付し、ネットワークアプリケーション製品開発の短縮に役立てることができます。
また、Altera社製FPGA評価ボード用デモファイルを準備しておりますので、購入前に無償で本コアを実機で評価・お試し頂けます。
- 完全ハードロジック TCP オフロードエンジン「TOE-IPコア シリーズ」も提供しております。
- Fintechアプリケーションに最適な、数ナノ秒レベル 超低遅延UDP(Rx/Tx)-IP も用意しております。詳しくはこちら
特長
|
|
ブロック図
 UDP100G-IP |
 UDP40G-IP |
 UDP25G-IP |
 UDP10G-IP |
 UDP1G-IP |
紹介ビデオ
 UDP-IPコア紹介 |
 リファレンス・デザイン紹介 |
 UDP-IP 実機評価 パフォーマンス |
 UDP-IP アプリケーション例紹介 |
詳細資料ダウンロード
最新資料アップデート情報はこちらで確認できます。| 資料 | UDP100G/40G/25G/10G/1G-IP | |
| UDP-IPコア プレゼンテーション | Rev2.0AJ | |
| 10G EMAC-IPコア プレゼンテーション (UDP10G-IP専用) | Rev1.0AJ | |
1分でわかる記事  |
超高効率 最大4963MB/sec UDP IP 転送評価デモ
リアルタイム性&マルチキャストが要求されるアプリケーションに最適な超高速 UDP-IP |
|
デバイスファミリ別詳細資料 & 無償評価sofファイル
| 対応デバイス | Agilex™ 7 F-Series, Arria® 10 GX/SX, Cyclone 10 GX, Arria V GX, Cyclone V E | |||||
| IPコア & オプション |
データシート | リファレンス デザイン ドキュメント |
デモ手順書 | FPGAボード セットアップドキュメント | 無償評価デモ |  |
| UDP100G-IP | Rev1.0 | Rev1.0 | Rev1.02 | Rev3.2 | Agilex 7 F-Series |  |
| UDP40G-IP | Rev1.1 | Rev1.0 | Rev1.0 | - | Arria® 10 GX | |
| UDP25G-IP | Rev1.0 | Rev1.0 | Rev1.01 | Rev2.2 | Agilex 7 F-Series |  |
| UDP10G-IP | Rev2.00 | Rev2.00 | Rev2.03 | Rev3.03 | Agilex 7 I-Series Agilex 5 Sulfur Arria® 10 SX Arria® 10 GX |
  |
| 10G EMAC-IP | Rev1.2 | Rev1.0 | Rev1.0 | Cyclone® 10 GX | ||
| UDP1G-IP | Rev2.00 | Rev2.00 | Rev2.01 | Rev2.02 | Arria 10 GX Arria 10 SX Arria V GX Cyclone V E |
|
DG 10GEMAC コアで、最小19.2nsの超低レイテンシを実現
DG 10GbE MAC コアは、TOE/UDP10G-IP専用に最適化された MAC レイヤを提供します。Altera製MACと完全I/F互換しており、下記の特長を備えます。
|
 |
| DG 10GEMAC-IP | Altera 10GEMAC | |
| Tx レイテンシ (clk freq.=156.25MHz) | 19.2ns (3clk) | 76.8ns (12clk) |
| Rx レイテンシ (clk freq.=156.25MHz) | 44.8ns (7clk) | 83.2ns (13clk) |
| ALMs | 1362 | 1617 |
| Registers | 1259 | 3015 |
| Block Memory | 0 | 2320 |
購入前に無償で実機評価できます!!
本UDP100G/40G/25G/10G/1G-IPをAltera FPGA開発キット上で評価できるよう、時間限定版無償sofファイル公開しております。アプリケーション事例
 Radar system |
 Electronics Control Unit (ECU) |
 Network game Console |
 Delay Tolerant Network (DTN) Investigation |
注文情報
| UDP100G-IP | 対応デバイス |
| UDP100G-IP-A7F | Agilex 7 F-Series |
| UDP40G-IP | 対応デバイス |
| UDP40G-IP-A10 | Arria® 10 |
| UDP25G-IP | 対応デバイス |
| UDP25G-IP-A7F | Agilex 7 F-Series |
| UDP10G-IP | 対応デバイス |
| UDP10G-IP-A7I | Agilex 7 I-Series |
| UDP10G-IP-A7F | Agilex 7 F-Series |
| UDP10G-IP-A5E | Agilex 5 E-Series |
| UDP10G-IP-A10 | Arria® 10 |
| UDP10G-IP-C10 | Cyclone® 10 |
| 追加オプション | |
| UDP10G-IPｰ***-MLCT | マルチキャスト送信に対応 |
| DG-10GEMAC-IP-A | TOE/UDP10G-IP専用EMAC-IP |
| UDP1G-IP | 対応デバイス |
| UDP1G-IP-A10 | Arria® 10 |
| UDP1G-IP-A5 | Arria® V |
| UDP1G-IP-C5 | Cyclone® V |
Alliance Partner
株式会社デザイン・ゲートウェイ
本社東京都小金井市中町3-23-17
R&D
89/26 Amornpan 205 Tower1, 18th floor, Ratchadapisek7 (Nathong) Alley, Ratchadapisek Road, Din Daeng, Bangkok, 10400 THAILAND
AI Lab
Faculty of Engineering, Chulalongkorn University, 12th floor, Engineering 4 Building (Charoenvidsavakham), Phayathai Rd., Wang Mai, Pathumwan, Bangkok, 10330 THAILAND
©Design Gateway Co., Ltd. All rights Reserved. | 個人情報保護方針 | 利用規約