本文へスキップ

先進的IPコア開発のエキスパート

|

rmNVMe IPコアCPU不要で同時にNVMeSSDへの複数データストリーム・アクセス!

特長┃ブロック図┃資料ダウンロード┃アプリケーション例┃パフォーマンス┃注文情報
rmNVMe-IP

rmNVMe-IP (ランダム・アクセス&マルチ・ユーザー NVMe IP) は、高IOPS ランダム・アクセスを要求するアプリケーション向けに高度に最適化された、超高性能NVMe ホスト・コントローラーです。 rmNVMe-IP は複数のユーザー・インターフェイスをサポートし、各ユーザーは単一NVMe SSDに対して同時にリード/ライトアクセスを実行できます。
rmNVMe-IP は、リアルタイムでのセンサー・データの融合/処理、OS/ファイルシステムのオフロードなど、高速ランダム・アクセス・パフォーマンスを必要とするアプリケーションに最適です。CPU不要で完全ハードウェア・ロジック構成のため、エネルギー効率、高パフォーマンス、低消費リソースの面で大きなアドバンテージがあります。

CPU/外部メモリ不要
Gen5対応 標準版		 PCIe Soft IP内蔵
PCIe Hard IP不要		 500K IOPS超の
ランダム・アクセス		 マルチ・ユーザー
R/W同時対応		 マルチ・ユーザー
ランダム・アクセス
NVMe IP NVMeG4 IP raNVMe IP muNVMe IP muNVMe IP

rmNVMe-IP 紹介ビデオ


rmNVMe-IP 紹介
動画まとめ記事
rmNVMe-IP アプリケーション例
動画まとめ記事

特長


  • CPU および外部メモリなしでNVMe SSDをアクセスするNVMeホスト・コントローラ
  • ２ユーザーから単一SSDへの同時アクセスをサポート
    • User#0 (メイン): Identify, Shutdown, Read, SMART, Flush (+Secure Erace : Gen5)
    • User#1 (サブ): Write
  • 4Kバイト ランダム・アクセスで、複数リード/ライトコマンド同時対応
  • WriteおよびReadコマンド深度を32～256の範囲で独立して設定可能
  • バッファ・サイズはコマンド深度により変化: 128Kバイト(32コマンド) ~ 1Mバイト (256コマンド)
  • データ・ストリーム・インターフェースを使用したシンプルなユーザー・インターフェース
  • PCIe クロック以上のユーザー・クロックを使用(PCIe Gen4/Gen5 : 250MHz)
  • Avalon-ST Hard IPとインターフェース
    • Gen5 (256ビットバス): R-Tile
    • Gen4 (128ビットバス): P-Tile/F-Tile
  • TRIMおよびSanitizeコマンド等はオプション対応可能
  • 実機動作するリファレンス・プロジェクトを製品に同梱、コア以外は全てソースコードで提供
  • 安心の国内サポート

ブロック図


* Click to show more detail
※仕様・特徴は予定であり予告なしに変更されることがあります。詳しくはお問い合わせください。

詳細資料ダウンロード

最新資料アップデート情報はこちらで確認できます。
またDGニュースから通知を受け取ることができます。DGニュースを受け取る

技術詳細資料 & 無償評価ファイル

対応デバイス Agilex™ 7 シリーズ
IP core データシート リファレンスデザインドキュメント デモ手順書 無償評価デモファイル
デモビデオ
rmNVMe-IP
(Gen5)		 Rev1.0 Rev1.0 Rev1.0 Agilex-I
rmNVMe-IP
(Gen4)		 Rev1.0 Rev1.0 Rev1.1 Agilex-F

アプリケーション例

データベース・サーバーのマルチ・スレッド化


FPGAは、データベース・サーバーがNVMe SSDにアクセスするためのオフロード・エンジンとして使われます。大規模なシステムでは、複数のスレッドがデータベースにアクセスし、多くの読み書き要求がCPUに送られます。大容量データの書き込みは通常、メインメモリに保存されます。FPGAプラットフォームのPCIeエンジンは、オフロードエンジンがCPUからコマンド要求を受け取り、高性能で直接メインメモリ内のデータにアクセスできるようにインターフェースを提供します。

ファイル・オフロード・エンジンは、読み取りコマンド・インターフェースと書き込みコマンド・インターフェースを通じてrmNVMe IPに読み書きの要求を送信します。書き込みデータは全て、書き込みデータ・インターフェースを通じてNVMe SSDに保存され、NVMe SSDからの読み込みデータは読み込みデータ・インターフェースを介してファイルオフロードエンジンに戻り、最終的にはメインメモリを通じてスレッドに返されます。

このハードウェア・システムにより、データベースに高性能アクセスできると同時に、CPUリソースを少なく済ませることが可能になります。




Alliance Partner



株式会社デザイン・ゲートウェイ

本社：
東京都小金井市中町3-23-17
R&D：
89/26 Amornpan 205 Tower1, 18th floor, Ratchadapisek7 (Nathong) Alley, Ratchadapisek Road, Din Daeng, Bangkok, 10400 THAILAND

AI Lab：
Faculty of Engineering, Chulalongkorn University, 12th floor, Engineering 4 Building (Charoenvidsavakham), Phayathai Rd., Wang Mai, Pathumwan, Bangkok, 10330 THAILAND