先進的IPコア開発のエキスパート

UDP40G/10G/1G IPコアは、UDP送受信処理を、CPUレスの純ハードロジックのみで実装可能とした画期的なソリューションです。高速同時送受信にも対応します。ブロードキャストや低レイテンシを要求するネットワークアプリケーション製品開発の短縮に役立てることができます。
また、Xilinx社製FPGA評価ボード用デモファイルを準備しておりますので、購入前に本コアを実機で評価・お試し頂けます。

• 完全ハードロジック TCP オフロードエンジン「TOE40G-IPコア」「TOE10G-IPコア」「TOE1G-IPコア」も提供しております。

特長

• 完全ハードロジック UDP/IP スタック
• IPv4に対応
• 送受信のバッファサイズが設定可能
• 使いやすいインタフェース(データI/FはFIFOタイプ、制御I/Fはレジスタタイプ)
• Xilinx純正の評価ボードで購入前のコア実機評価が可能
• カスタマイズでマルチキャスト/ブロードキャスト送信可能
• DG 10G25G EMAC-IP 使用で、超低レイテンシを実現 (UDP10G-IP 用 オプションIPとして提供) 詳しくはこちら
• 実機動作するリファレンス・プロジェクトを製品に同梱、コア以外は全てソースコードで提供
• 安心の国内サポート

ブロック図

UDP40G-IP ※クリックして拡大

UDP10G-IP ※クリックして拡大

UDP1G-IP ※クリックして拡大

詳細資料ダウンロード

最新資料アップデート情報はこちらで確認できます。
またDGニュースから通知を受け取ることができます。DGニュースを受け取る

資料	UDP40G/10G/1G-IP
UDP-IPコア プレゼンテーション	Rev1.0XJ
UDP-IPコア紹介ビデオ	IPコア紹介	リファレンス・デザイン紹介
10G EMAC-IPコア プレゼンテーション (UDP10G-IP専用)	Rev1.0XJ
10G25G EMAC-IPコア紹介ビデオ

デバイスファミリ別詳細資料 & 無償評価ビットファイル

資料	UDP40G-IP	UDP10G-IP	UDP1G-IP
データシート	Rev1.0J	Rev1.1J Rev1.4	Rev1.2J
リファレンスデザインドキュメント	Rev1.0	Rev1.1J Rev1.3	Rev1.1J
デモ手順書/FPGA ボードセットアップ	Rev1.0	Rev2.0 / FPGA board Setup Rev3.0	Rev2.0 / FPGA board Setup Rev3.0
評価デモbitファイル & PC用送受信アプリ パスワード依頼はこちら	ZCU102/ZCU106 KCU105	KCU105 / ZCU102	ZC706/KC705/AC701
10G25G EMAC-IP コア データシート	-	Rev1.1	-

DG 10G25G EMAC コアで、超低レイテンシを実現

DG 10G25G EMAC コアは、UDP10G-IP専用に最適化された MAC レイヤを提供します。Xilinx製MACと高い互換性があり、下記の特長を備えます。 超低レイテンシ Tx=19.2nsec, Rx=44.8nsec. 最小限の消費リソース、Xilinx製MACコアの1/2 低価格、Xilinx製MACコアの1/5

	DG 10G25GEMAC-IP	Xilinx 10GEMAC
Tx latency (clk freq.=156.25MHz)	19.2ns (3clk)	19.2ns (3clk)
Rx latency (clk freq.=156.25MHz)	44.8ns (7clk)	115.2ns (18clk)
CLB LUTs	1873	3498
CLB Registers	1072	3291
CLB	326	694

注文情報

UDP40G-IP	対応デバイス
UDP40G-IP-ZUP	Zynq UltraScale+
UDP40G-IP-KU	Zynq-7000
UDP10G-IP	対応デバイス
UDP10G-IP-KU	Kintex UltraScale
UDP10G-IP-ZQ7	Zynq-7000
UDP10G-IP-VT7	Virtex-7
UDP10G-IP-KT7	Kintex-7
追加オプション
DG-10G25GEMAC-IP-X	TOE25G-IP, TOE10G-IP, UDP10G-IP専用EMAC-IP
UDP1G-IP	対応デバイス
UDP10G-IP-ZQ7	Zynq-7000
UDP10G-IP-KT7	Kintex-7
UDP10G-IP-AT7	Artix-7